Ryzen OC , メモリーOC , メモリOC , DRAM OC , Ameblo
2024-2月 DDR5 low CL について追加
CL２４ ４８００ ＝ CL１６ ３２００ （CL２６にするとCL１８ ３２００になる ≒ 最終的にはCL２６ １．２０Vまでくる、直に電圧が１０下がったと）
DDR３ ２１３３ CL１０とするとき ⇒ ４２６６ CL２０ ⇒ CL２４！
同じ電圧であればクロックが１．５倍のとき ⇒ ３２００ CL１６/CL１４ DDR４
メモコンには 一定値のレイテンシを抱えており、それを１．８GHzとかで隠ぺいする ⇒ DRAMメモリー側ででも同じのがあり
（SSDの層数が ２３０層になると、部分的なレイテンシは増えるが クロック２倍になったので隠蔽される
（３D－Vcacheの場合は L３はZEN１寄せへ重くなっていくが、 DRAM側のレイテンシの方が激重だから 部分的に32bitの容量をL3で保存できるから しゃもじを戻さず、ライスを続けてもう１枚よそう。茶碗なのか どんぶりなのか 皿なのかまでは予測できない、みそ汁かもしれない。）
CPUダイが１つの ８コア－３Dのとき
I/Oダイ側の切り替え処理が発生しなくなるから、１％くらい付く。 金玉を抱え込むとき 切り替え処理を発症するため１％くらいIPCが下がる
ZEN２は ４＋４＋４＋４だから 本当に１％付く
もしも同じ IF１８００（３６００の３３％ ＝ ４８００ ＝ IF１８００、 ３２００の５０％ ＝ ４８００ ＝ IF１６００）
ZEN４は４８００を大前提とするから ４８００－IF１８００とするとき、 ZEN２と比べた場合に限り その１％をIF１８００で埋める
５nm EUVから見た場合、
ZEN１は金玉。 ZEN１は４＋４だから ４＋０の時に限り（APU） 切り替え処理を行うことがなくなるので１％付く
ベンチマーク上は DRAMのメモリクロックが表になってなかったとしても、
４スレッド以上を使うときに。 切り替え処理とか DRAMメモリー側ででの切り替え処理が起きるので
４C８Tなら 本当に８スレッド刺さっており。 キャッシュミスが起きるシーンのときに、 ｆｐｓが脱落を起こす（メモリクロックｘCLｘサブタイミング、ｔRFCもろもろの悪影響を受ける）
それで、一応は 高クロックになるとき GDDR５だったら、 Ｂ品グレードのときにエラーを吐くようになるらしく
CPUが使ってるDRAMメモリーなら４８００くらいまでは そうならないかもしれないけど
CPUのメモコン側が 同期できないため、 ４８００以上を用意したところで 装備条件を満たせない!!
９６００とかは ECCエラー修繕機能が無いDDR４のとき、 ６４００ですら使用中に落っこちるかもしれないだとか
どっちみち１８nmとかだと、消費電力と電圧の都合で
GDDR６なんかは、 ３２bitなのもあり それだけきっちり動作してあるとき、 本来のTDPがそれなのだと
当初の予定は ２GBにするつもりが、 歩留まりの都合キャンセル
DDR５って書かれてあるけど、 内部的には DDR４後期モデル ＋ ZEN５でIF2400あるかどうかだったため
CPU側のメモコンが、 １４nm世代のはまじで無理だったと！
６４００すら無理だと。 IF１６００すらしんどいとかなってるため
IF２０００を １：２比にして８０００ ＜＜ ８０００に限ってはZEN４でも 装備できる
DDR４で ６４００すると、「ECC」、で引っかかる ＜＜ 装備はできても運用できない
５４００は １：１．５比で装備可にはなってるけど、 ６４００はECC前提、 ５４００でももしかしたらECC前提
４８００は ２．４GHzだから、 GDDR６がそれやってるから エラーで落っこちる可能性はそれだけ低め
グラボで落ちるんですが ＝ それｘたぶんハズレ個体
（不良率 確定の５％だから当然に50人単位で「グラボで落ちるんですが、」へ遭遇する）
仮に 同じＥダイでしかないのに、メモリークロックが違ってた場合 ＯＣとノーマルだから、そりゃノーマルは引っ掛かりにくい
ZEN３がそれを起こしてて
同じものでしかないのに ０．２GHｚはズレる。 ノーマルは下がってるから それだけ見かけないけど
ZEN３があるから。 ZEN２は０．２GHz低くしてBIOS配布にしてきたから５％くらい。 ZEN３は１５％くらい
ZEN１のBIOSは 本当に下げてくれてるから、あまり文鎮化まで行き切らないかもしれないけど
ZEN＋のBIOSが ０．１GHzの猶予しか無いとかなってて、 条件的に文鎮化するやつ
リセットボタンで、ロードする場合は。 リセットボタンが物理的に繋がってないから ハックできない ＝ 電圧まで戻せる
デシタル処理で初期化しただけの場合は、 ハックされると電圧をいじられるため ハック対策で電圧が戻らない ＝ ので文鎮化する
CPUクロックを下げ設定で ＋ 「指定」されてあれば
文鎮化することはほぼほぼ起こりえないが。 定格の４．６GHzに「クロック指定」で（AUTOすると死ぬ） ＋ さらに電圧をグラボみたいに最適化させてる場合は「はっきりしない。」
CPUクロックを下げ設定のときのは 電圧を多めというか、わざと盛ってるから ０．２GHzズレてもブートできたりするけど
グラボな感じに仕上げてある場合は 万一にCPUクロックが戻ってしまった場合 まじブート不能になりうる。
BIOSの 初期値が４．６GHzのときに ４．０GHzまで落とすと ずれすぎてて、 もしもクロックが戻った場合に死ねる
だから本来なら ４．０GHzになってるBIOS「も」配布されてないとおかしいのに ３．８GHzにしてても０．２しかズレてないから ブートできる可能性が高まる
（ CPUクロックを 「AUTOにしてなければ」大丈夫ってメーカーのがほとんどかもしれないけど、 文鎮化のがあまりに多過ぎるから
（０．９V化させたくても できそうにないって話で。 ５nm世代からは 定格１．０じゃなくて ０．９Vなんだよなあ本当は。
DDR４
Dダイ（灰） 5333 CL20 1.60V
Eダイ（Micron） 2933 CL18なら1.25V － ｔRFC 418!!（完全セーフ）
reb D（Micron) 2800 CL16 1.275V？ － ｔRFC 306
DDR５
Mダイ （灰） 5200 CL24 1.35V らしい
Aダイ （灰） 6000 CL28 1.4375V ＋ VDDQ 1.30V
12nm世代 8800 CL38 1.4625V
3200 CL16 ＝ 9600 CL48 ＝ DDR 400 CL２ ＝ 2400 CL12
3200 CL14 ＝ 9600 CL42 ＝ 8000 CL35 ＝ 8800 CL38
2666 CL10 ＝ 4000 CL15 ＝ 8000 CL30 ＝ DDR 266 CL１（！）
2800 CL10 ＝ 8400 CL30 （この世代のなら CL34 8400 CL36 8800）
ｔRFC － 5200 ｔRFC 333のとき ⇒ 10400 ｔRFC 666 ⇒ 2600 ｔRFC 167
5200 Mダイ ｔRFC 333らしい
reb Dは2800で ｔRFC 306 ⇒ （ってことは）ｔRFC 573 vs tRFC 333
Eダイは 3066 ｔRFC 438 ⇒ Mダイが 5200でｔRFC 333だったとき 3066 ｔRFC 196
Eダイの半分とする場合 333ってのはそんなもん？「そんなもん。」
Eダイがは １GBチップで438、 Mダイは２GBチップで 196 （3066のとき）
Mダイは内部的には１GBｘ２になってるのかもしれない 512MBｘ４の可能性もあるが
「問」 最大クロックが高いほうが電圧下がるの何で
Ａ： ここから電圧が 0.1GHz刻みで0.0125Vずつ増える ＝ 下のクロックは０．００６２５V刻み
A： であるから、AダイのときMダイと比べて0.025V減る可能性はある
CL26でも問題無い??）
つまずき、とか 突っ掛かりが確認されないかったとき、CL24でもCL26でもゲーム中の格差０ｐ
Mダイの場合は ひとまずCL26 4800 IF１：1.33比 （IFのクロック1800 / ZEN４）それで流して、 それで つまづきとか突っ掛かりが見られないのであれば それでOK。 計算上は1.275Vのはず。
12nm～からのは CL24で1.225Vになる予定
（問： 1.175Vになるとホワイトノイズ減るよね
（A：CPU側のBIOSででの電圧を０．９V化できない「設定はできるが、、電圧リセット機能ｘボタン押すタイプのやつ、」その機能がついてないタイプのマザーボートで、万一にCPUクロックが戻った/初期化が起きた時 文鎮化する罠。
ZEN４で ＋ CPU電圧 1.000V Offset 「－０．０５V？」のとき DRAM側だけを1.175Vまで下げれたところで 効果はあるだろうけども、CPU側のBIOSで設定する方の電圧のが足引っ張ってるのはリアルにガチ！だったとだけ
それと ZEN５までは、I/Oダイ側の電圧を1.000V未満にできないので（電圧差で０．９Vを作ってるらしく、なので規定の電圧以下にすることはできないので。 0.975V未満まじ無理！だったという （電圧降下を考慮して０．９５０ではなく0.975V－電圧降下０．０２５V ＝ 0.950Vの最低保証を行うことで 電圧不良による誤作動エラーなどを阻止するって奴）
RyzenのI/Oダイは 1,000V （つまりは0.975V）が振り込まれ続けてあることを大前提で組まれてある。いう
＠＠＠＠＠＠＠
＠＠＠＠＠＠＠
＠＠＠＠＠＠＠
＠＠＠＠＠＠＠
＠＠＠＠＠＠＠ ↓ここからはメモ帳でコピペし直すの推奨
（どういうこと？： メモ帳をコピペでそのまま張り付けてある
( Offset 0.000V )
Skylake 4.9GHz 1.46V
Kabylake 5.2GHz 1.46V
Ryzen 1700 4.0GHz 1.46V
Ryzen 1600AF 4.1GHz 1.46V
ZEN+ 4.4GHz 1.46V
ZEN2 4.5GHz 1.46V
ZEN3 5.1GHz 1.46V
Ryzen1700⇒ 1600AF ⇒ZEN＋ ⇒ZEN2 ⇒ ZEN3 ⇒ Kabylake⇒Ryzen 5600G⇒ZEN4
( 限界に低い it's Limit Low point ＋0.05Vすること、）
5.9 ------------------------------/「-190℃」
5.5 ------------------------------------------------/「-190℃」/1.275!!(1.28725V?)
5.4 ---------------------------------------------------------- /1.225?
5.3 ---------------------------------------------------------- /1.175?
5.2 -----------------------------------------------------------/1.125?
5.1 --------------------「-190℃」/ 1.46? /(1.2875) / --------/ 1.075?
5.0 ------------------------------/ 1.36? /(1.24) / --------/ 1.0375?
4.9 ------------------------------/ 1.31? /(1.20) / SMT OFF / 1.000?
4.8 ------------------------------/ 1.26? /(1.16) / 1.46? / 0.975V?? (0.95V?) (0.95V!! 限界に低過ぎ）
4.7 ------------------------------/ 1.21? /(1.125) / 1.36?
4.6 --------------/ -----/ SMT OFF/ 1.16? /(1.10) / 1.2875?/ 0.9125?? (0.925V?)
4.5 --------------/ -----/ 1.46V / 1.11? / 1.2375?
4.4 --------------/ 1.46V/ 1.35? / 1.07? / 1.1875? / 4.4GHz RyzenMaster－4.8GHzか 4.3GHzで完封するか
4.3 --------------/ 1.35V/ 1.25V / 1.0375? / 1.1375? /0.825Vらしい (設定する場合は0.9375V offset「－0.05V」）
4.2 --------------/ 1.275/ 1,17V / 1.00? / 1.0875? /0.80Vらしい（0.8125V？）
4.1 ------/ 1.46V / 1.20V/ 1.10V / 0.96? / 1.0375?
4.0 1.45V / 1.30V / 1.15V/ 1.06V / 0.925? / 1,00?
3.9 1.3V / 1.2375 / 1.10V/ 1.01V!!/ 0.90? / 0.975?
.8 1.225V / 1.1875 / 1.05V/ 0.9625/ 0.875V!! / 0.95?
.7 1.1625 / 1.1375 / 1.00V/ 0.925?/ 0.85V? / 0.925?
.6 1.1125 / 1.10 / 09625/ 0.90!! / 0.900?
.5 1.075V??/ 1.075!/ 0.925
.4 Ryzen 1600AF 1.05V
P2 stateの電圧は ZEN３までは0.850Vで固定のため 0,85V以下は効果がありません
P1 stateは0.975Vとか設定されてあるので 0.975V以下を設定しても効果があるのは ZEN4（EUV 5nm)以後～のみ
ZEN2の場合は 3.7GHz 1.025V Offset「－0.025V」
ただしその想定は Offset加算バグが 0.075Vであろう（0.125Vではない）のを想定してるため 3.6GHz 1.025Vなら確実に手詰まりを起こさないのも事実かと
ZEN3であれば 下の電圧が可能だが、DRAM側が電圧1.30V寄せなのでだめ
ZEN4であれば DRAMが１β（13nm12nm)であれば 電圧が付いてくるので下の電圧が可能
ちなみにZEN１は ZEN２と比べると 完全に電圧がアッパーになっており、DDR4としては ZEN3の3.9GHzよりも低いラインにしたところで
つまりは ZEN2の場合は、メモリが3200以内の場合は 3.8GHz推奨であり 3.7GHzでも問題は無いけども0.925Vまで下がるZEN3と比べると
劣る。みたいだと。
とにかくSkylakeを８コアVerにして 消費鬼のように減ったVerのがZEN２とZEN３
ZEN4は 基本的に4.4GHzか4,5GHzになりそうなので 最悪でも7900X（12コア）が推奨される ＜＜ ちなみに12コアの入手機会が（格安ｘ売れ残りｘ中古）ZEN2みたいに発生するのは ZEN4までだということでと
（ノイズな意味。だったら）
設定
ZEN2 3.7GHz 1.075V Offset「－0.05V」 I/Oダイ－14nm 1.05V（1.0625V）
ZEN3 3.9GHz 1.025V Offset「－0.05V」 I/Oダイ－12nm 1.05V（DDR4 3600 1.0625V）
ZEN4 4.4GHz 1.000V Offset「－0.05V」 I/Oダイ－6nm 1.05V（DDR5 5600 1.10V）
ZEN1のSoC電圧は BIOS側が想定してる電圧が1.10V～1.075V
BIOS側が想定してるSoC電圧の下の下限、このBIOSは1.025Vになってる前提では書かれてないので1.025Vすると 初期化復帰のときに/Offset加算バグにより電圧が足りず文鎮化します
● 電圧
Sandyノート 0.825V （32nm）
GF製 14nm 0.825V
TSMC製 7nm 0.750V
TSMC製 5nm＆EUV 0.700V
DDR3L 1.35V
DDR４ 1.30V（1.3125V）
DDR５ 1.25V（1.275V？）
＠＠＠＠＠＠＠＠＠＠＠＠↑ここまで
Radeon
RX580 1.2GHz 1.025V 150W CU36 / SoC込み （PCIe3.0）GF製14nm
RX5700XT 1.9GHz 1.025V 150W 40CU / SoC込み （PCIe4.0） 7nm
RX6700XT 2.3GHz 1.000V 165W 40CU / 7nm
RX6700XT 2.0GHz 0.925V 125W 40CU / 7nm
RX6800 2.2GHz 1.025V 250W～300W 60CU
RX6800 2.2GHz 0.900V 190W～230W 60CU
RX7800XT （EUV－５nm世代）60CU
2.1GHz 0.800V（推奨2.0GHz－0.800V） （RX6900XT 2.1GHz/2.2GHz 0,900Vらしい）
＝＝＝＝＝ DDR5 low CL ＝＝＝＝＝
DDR4
DDR 4800 CL18 1.55V Micronの16GbitのBダイ
DDR 4933 CL18 1.85V (ZEN2) 灰のCダイ？ もしくはDJR Dダイ
DDR 5333 CL20 1.60V 灰のDダイ
DDR 3200のに限っては
Dダイ ＞ MicronのEダイ ＞ Cダイ ＞ 寒のBダイ ＞ Micronのrev D ＞
MicronのEダイは 3600で動作しない？「できなくは無いが、向いてない」 DJRとの格差がガチ過ぎる
3200 CL18に限っては、低い電圧を取得可能 （1.30V？ 1.275V？）
DDR5
灰のMダイ 16Gbit： これはＡダイよりもというか、5400を実行しようとすると Eダイでいう3600に相当するきつさ。
灰のAダイ 16Gbit： Mダイよりも電圧が下がってる、 ｔRFCの数値も下がってる
ZEN4は ノーマルにIF1800MHz、 一応 ２GHzまでならエラーしないがSoC電圧は２GHzに限っては1.10V以上必須、
Aダイで5600が上限もどき（IF1866MHz）
Mダイは5466ですらきつい。 5200ですらきついかもしれない ⇒ 5066なら取れるかもしれない（IF1690MHz）
一応 DDR5は4800が下の定格 （DDR4で言うところの2666くらい）
5600が 3200くらいの位置で
6000が 3600くらいな位置で
3200 CL18で考えた場合、 800 ＝ CL４なので 4000 CL22 4800 CL26ってのもある
ZEN4 IF 2066 SoC1.175V
ZEN4 IF 2000 SoC1.05Vらしい（SoC1.075V Safe？ SoC1.100V Safe！）
ZEN4 IF 1800 SoC1.0125V
ZEN2 IF 1600 SoC 1.05V（なら100％で通る予定）
ZEN2 IF 1400 SoC 1.025V （1.00VでもOK、ただし1.00Vだと リセット機能でOffset 0.05Vが刺さった場合「厳しい。」）
ZEN3 IF 1900 SoC 1.05V（Safe）
ZEN3 IF 1916 SoC 1.10V（Safe）
ZEN1 IF 1600 SoC 1.15V？？
ZEN1 IF 1400 SoC AutoでOK （SoC 1.075V？）
DDR5 （観測されてるのはCL24）
4800 CL36 1.10V
4800 CL22 1.20V？（寒 M321R4GA3BB6-CQKVS32（32GB））
5200 CL24 29 29 tRAS28 tRC52(50) １T tRTP10(12) tFAW16 1.35V (VDDQ1.25??） RRD_s４ RRD_L４ tRFC333??（444?） CWL16 CKE１
5600 CL28 34 34 1.35V（たぶんMダイ）
5800 CL26 1.40V (たぶんAダイ??）
6000 CL24 35 35 tRAS30 tRC56 tRTP10(12) tFAW20 1.75V（VDDQ1.35V） RRD_s４ RRD_L４ tRFC444 CWL22 CKE１ WTR_s４ WTR_L14(16) tRP28
RDRD_SC SD DD １・６(8)・６(8) WRWR_SC SD DD 1･６(8)･６(8) RDWR16 WRRD４ ProcODT４８Ω
6000 CL28 1.4375V（Aダイ）（VDDQ1.30V）
6000 CL28 36 36（Aダイ） tRAS30 ｔRC56 1.475V
6000 CL32 1.35V
6000 CL32 1.25V
6000 CL30 1.4125V（Mダイ）
6133 CL30 1.425V（Mダイ）
6133 CL26 1.60V
6133 CL28 1.50V（Aダイ？） 36 36 36 tRAS48 tRC84 １T
6200 CL26 37 37 tRAS30 ｔRC56 tRTP10(12) tFAW20 1.6125V（VDDQ1.45V）（VPP1.8125V) RRD_s４ RRD_L６(8) tRFC477(444) CWL24 CKE１ WTR_s４ WTR_L14(16) tWR48 tRP36
RDWR16 WRRD４
6200 CL26 1.625V?（Aダイ）（1.65V)（VDDQ1.50V 1.25V??)(VPP1.8125V） tRFC444 ProcODT４０Ω
6200 CL26 1.53V（1.575V）
6200 CL30 1.42V（Aダイ）
6266 CL28 1.620V（Mダイ）
6800 CL32 1.45V（Mダイ）40 40 40 tRAS28 ２T CWL24 FAW16 RTP８ RRD_s４ RRD_L８
6400 CL28 1.58V
6400 CL34 1.40V
6400 CL32 1.40V（Aダイ）
6400 CL26 37 37（Aダイ） tRAS28 tRC65 １T tRTP12 tFAW16 1.6375V （VDDQ1.60V/1.50V??）（VPP1.800V） RRD_s４ RRD_L８ ｔRFC420 ｔRFC260 CWL24 CKE１ WTR_s３ WTR_L14 tWR48 tRP37
RDRD_SC SD DD １・１・１ WRWR_SC SD DD １・４・４ RDWR16 WRRD６ ProcODT４８Ω RttWR RZQ/６（RZQ/５） RttPark RZQ/５（48Ω） PttparkDqs RZQ/6（40Ω）
ZEN4 SoC電圧1.35V？ 1.25Vでいいらしい IF2133
6533 CL32 1.50V（Aダイ 24Gbit）
6800 CL32
6800 CL30 1.575V
6800 CL30 39 39 tRAS28 ２T tFAW16 1.520V(VDDQ1.475V)(Aダイ） RRD_s４ RRD_L６ CWL26
RDRD_SG～DD 11・７・１・１ WRWR_SG～DD ９・７・１・１ RDWR_SG～DD 19・19・１・１ WRRD_SG～DD 56・44・１・１ tXP４
tWRPRE54 tRDPRE14 WRPDEN54
6800 CL32 ２T（Mダイ 1.50V）39 39 tRP39 tRAS28 tRFC383 tWTR16 (淫WR12) RRD_s４ RRD_L８ RTP23 FAW16 CWL28 CKE１
6933 CL31 １T
7000 CL34 1.45V（Mダイ？）
7000 CL31 45 45 tRAS63 tRC108 ２T tRTP16 tFAW23（1.45V BIOS側） RRD_s６ RRD_L８ WR96 tRFC558 CWL30 CKE27 WTR_s９ WTR_L35
RDRD_SG DG DR DD 20・８・14・14 RDWR_SG～DD 22・22・24・24 WRRD_SG～DD 76 50 12 12 WRWR_SG～DD 38・８・16・16 tXP23 tXPDLL63
8000 CL35 47 47 tRAS42 ２T tRC89 tRTP12 tFAW32 （1.49V1.50V BIOS側）RRD_S８ RRD_L８ WR12 tRFC630 CWL34 CKE４ WTR_s３ WTR_L19
RDRD_SG～DD 15・８・７・７ RDWR_SG～DD 22・22・８・８ WRRD_SG～DD 64・48・６・６ WRWR_SG～DD 15・８・４・４ tXP７ ｔXPDLL32
7200 CL27 39 39 tRAS26 tRC65 １T （Super Pi 32M）
7200 CL34（Aダイ）１T ProcODT４８Ω
7200 CL34 1.430V（Aダイ）
7200 CL30 1.68V（Aダイ）
7466 CL34（Aダイ）２T 1.4125V
7466 CL32（Mダイ） 1.600V （6400 CL32 1.40V）
7800 CL32（Aダイ）２T 1.60V
7800 CL32（Mダイ）1.65V
8000 CL27 41 41 28 69 ２T （Geekbench）
8000 CL38（Aダイ）２T 1.4125V
8000 CL34 (24Gbit 灰Ｍダイ）1.75V(VDDQ1.40V) １T tRCD47&47 tRP39 tRAS34（33だとブルスク、34だとtRFCの詰めすぎ風、36～44） tRC74（47）（100） tWR48 tRFC666!! RTP16 tFAW20 RDWR20 WRRD４ RDRDSCL８（６） WRWRSCL１ ProcODT４０Ω
RRD_s４ RRD_L10 WTR_s２ WTR_L16 ギアダウンモードOFF （パワーダウンモードONでもOKっぽい）
8000 CL32（24Gbit 灰Ｍダイ）1.80V(VDDQ1.40V)
8000 CL38（24Gbit 灰Ｍダイ）1.40V 1.4125V(VDDQ1.40V) tRCD48&48（50&50）tRP46（50） RRD_s６ RRD_L10（12） WTR_s４（６） WTR_L20（24） RDWR22（24） WRRD４（６） ProcODT４８Ω
8400 CL32 45 40 38 78 ２T （Geekbench）
8600 CL35 47 42 36 78 ２T （1.65V BIOS側）
8666 CL34 47 42 36 78 ２T （1.65V BIOS側）
8800 CL36 1.675V
8933 CL40 1.600V（Aダイ 24Gbit）
9066 CL32 47 47 38 85 ２T （極冷 Aダイ）
9066 CL40 1.630V（Aダイ 24Gbit）
予想 8666 CL34 １．３５V （266 CL１～）
予想 6000 CL24 （DDR5 最後250 CL1～）
DDR4 3200 CL16 ⇒ DDR5 4800 CL24 （まあまあ DDR5 第１世代のMダイ）
DDR4 3200 CL16 ⇒ DDR5 5066 CL24 （そこそこ DDR5 第２世代のAダイ 灰16Gbit）
DDR4 4000 CL18 ⇒ DDR5 6000 CL24 （Safe DDR5最後 250 CL１～）
DDR5 7200 CL34 ⇒ DDR4 3600 CL17 （レイテンシー）
ちなみにZEN＋の上限は4.4GHz
グラボが５nmで上限3.25GHzだとすると
だから、容量が192GBまで（32GB ⇒ 192GB）増えてて消費電力の総量が増えてるので、DDR 6000止めするのがいいとこかと（３GHz）
256GBにすると 消費ｘ８倍にいきなり増えるんで（アイドル中も。） 32Gbitチップだったら128GBで妥協するの推奨 ６４GBｘ２
・段階
DDR1 133－CL１
微細化 266－CL１
DDR5 Mダイ 200－CL１ ＝ 4800 CL24
DDR5 Aダイ 215－CL１ ＝ 6450 CL30 （6000 CL28）
DDR5 12nm 230?－CL１ ＝ 6900 CL30 （6400 CL28）（5466 CL24）
DDR5 最後 255?－CL１ ＝ 6000 CL24
・目安 （Mダイ）
4800 ＝ CL24！（ここはクロックも2.4GHzなので妥協的な電圧でまだ済んである）
5333 ＝ CL28！
5600 ＝ CL28（ただし電圧下がらない）
6000 ＝ CL30（ただし電圧下がらない）
6000 ＝ CL32（これは16スレッド用、８コアの場合はMダイ 6000の恩恵は無いのと等しい）
MAX4.1GHzのとき 2.8GHzまでなら電圧はまだ下がっていく（DDR 5600）
MAX4.6GHzのとき 3.0GHzまでなら電圧は下がっていく（Aダイの場合は2,8GHzからの下がり幅が0.02Vより小さくなる0.0175Vとか）
4800 CL24 ＝ DDR4でいうCL15 3200寄せ
5333 CL28 ＝ CL18 3200って感じのやつ
5600 CL28 ＝ CL16 3200って感じのやつ
（CL14寄せのがなくて、 CL15 CL16 CL18。ってイメージ図）
AダイはDDR4でいうCL16なやつだから
5600 CL28っていう組み合わせが発生する。 Aダイとしても5600/2.8GHzまでなら電圧は下がる（下がり幅がまだある状態）
6000 CL30にすると0.2GHz増えてるんで 0.025V以上増える 片方が1.325Vとするとき 6000 CL30にすると1.35Vが確定する
Mダイは
5333 CL28って入力すれば、 3200 CL18 Eダイ 1.2375Vな感じになる（電圧が下がる。1.300V以下になる見込み）
SoC電圧は0.025V ＋ 多くてもOKなやつで（効果も出るしって意味）
IF2000なら SoC1.05Vだが ⇒ 1.075Vでもいいやつ
IF1900なら SoC1.025Vだが ⇒ 1.05Vでもいいやつ
IF1800なら SoC1.025Vでいいやつ
初期化されると、TBがONになり Offset 0.05Vに戻る危険性があり 1.00Vにすると、そのときにブートbootできなくなるんで
IF1780であっても SoC1.025Vとか振り込んでおくのが安定。 ほぼIF1800に近いんで SoC電圧1.0125V（あったほうが確実）
・推定
DDR5 Mダイ 205くらい
DDR5 Aダイ 220以下－215
DDR5 Mダイ24Gbit 205くらい－210以下
DDR4 灰のDダイ 225くらい （CL16 3600 1.35V）
OCしたDJR 266－CL１ DDR4－5333 CL20
OCしたMダイ 215－CL１（限界OCで245以下）
OCしたAダイ 255－CL１（250までなら完全に出る） 計算上はCL40 DDR10000
OCしたMダイ24Gbit 235－CL１ CL40 9066（まあ間違いではない ＋ 9200が通らないのも納得）
5066 CL26 Mダイ ⇒ 電圧下がる
4933 CL24 Mダイ ⇒ CL14 2800って感じ Eダイ（電圧が下がらない）
5333 CL26 Mダイ ⇒ （電圧下がらない）
定格225（OC266で）
3600 CL16 1800で８ CL24－5400 CL26－5866
CL28 ＝ 3600 CL18 1.375V Eダイ
CL28 5866 CL26 5466 CL24 5066
これがAダイになると 210～220あるから
5333 CL26 電圧下がる
5466 CL26 電圧下がりきらない
5600 CL26 電圧下がらない
0.05Vくらい違う見込み。 Mダイと比べて
1.275Vで通れば 特に問題は無い ZEN4で0.925V化（Vcore）そっちが完全に乗るのもあり
欲を言えば1.225Vで通したいやつ
5333 CL26に限っては 1.25Vで通る可能性が高い（Aダイに限り。 24Gbit品のは 1.275になりそう）
3333 CL18 or 3466 CL18（って感じ）＝ CL28 5333 （3200 CL18ではない）
問題は無いとは思うけど
ZEN４の想定が CL26 5466って話でと。 あるいはCL28 5866 IF1.955GHz
DJRな世代のは CL28 5866 １．２５Vとか付けてくる。 5333 1.20Vでしたねと
ZEN３だと12コア張れないねとか ｘ 12コアに限っては それでも改善するやつ
一応。消費自体は下がってくる。
ZEN２と比べたら CCX跨ぎ/またぎのレイテンシが減ってるのは事実。3900Xだと12コアは張れない（ただのマルチタスク専用の３ｘ４）
DDRの電圧は下がってるから そっち側は評価できる（DDR4の場合は 1.35V掛かる ＆ 32GB制限付き。 こっちは４枚刺しても5333なら通せるやつ）
格ゲーはフレームドロップとかを隠蔽できるが、
アクションゲームくらいからが、プレステ１と同じく うまく見えない（敵数16 マップで出てくるなど）ってのを起こす。
それを無理糞に軽減するには ３D V-cacheで ＋ さらに解像度もFHDとかへ制限を掛けてあげてと（４Kにすると他の分でDRAMアクセスするから効果が消える）
パロディウスで特定のシーンで、
ミスると。謎のハマリを起こすのも、すごくごちゃついてたシーンで。 本来はスローモーションとかなるはずのが 止まりながら動くためなどなど
しかし FHDくらいでしか効果が無く。それ以上の解像度においては グラボとしては128MB以上あれば見えるが、それでも４Kは効果が薄い（帯域は改善するけどね。）
CPU１・２・３までが
ものすごく重たいため。
Randamアクセスへ 対応できるVerの4.4GHz（7900X3Dとか）、 動画再生とかにおいてはまず問題無いはずの通常版な4.4GHz（ただの7900X）
ひとまずは
ZEN１から見たら あるいは、Sandyノートとかから見たら いくらかなRandomアクセス耐性を獲得済みにはなってはあってと
キャラ数が少なければ、fpsが15％増えるのみの効果だけ。 キャラ数が増えた場合は ランダムアクセスで引っかかるって話（プレステ１のシューティングゲーとか、 目がすげえ疲れる なんというか覚えゲーに近いぞと。追いかけようとしてもうまく行かないやつとかは。0.03秒以内のプチフリが原因のやつ）
MMDの場合は、２コアくらいしか使えない or MMMでも４コア制限があるのと ひとまずは２コアまでが重いから
恩恵は出はするのだが
ランダムアクセスなのかはまた別でと。 DirectX９はプログラム側のロスタイムがあるんで、、キャッシュは使わないかもしれないが
CPU処理そのものが遅いというwww（ロスタイムがあるという、、）
別例なら、グラボのドライバー側がOpenGL（OpenCL？）に手が入って スコア1.5倍に増えたよと。
RDNA2の製品版が出てからやるから、 RX6700XTとか RX6600XT対応にした状態で、最適化入れたと。 物はあるけど RX5700XTは使わないよな、について。
他の内容が ２コアを埋めてるから
キャッシュにアクセスできたところで 他のとこで引っかかるからと。
３D V-cacheは４スレッド対応済みを大前提とするだったとｗｗｗ（効果は乗るが、１・２コアのランダムアクセス処理でボトルネックになってましたと。 キャッシュを持ってないからDRAMに飛んでしまい「０．０２秒とか」プチフリ起こすという。）
● コア数
16コア： 推奨6000 ＜＜ ただこいつにするには CL1 235～ （後期世代のDDR5で5.5GHzまで出る）
電圧がZEN3 vs ZEN2って感じにスライドするんで
Aダイ CL30 6000 1.40Vのとき、ひとまず電圧のスライドのみで0.05V下がる。 さらに235になったことで０．０５V減る。 （1.30V～1.275Vになる）
2023年当時としては
16コアを設置したところで 帯域が足りてないのでだめです（ZEN２からは改善するけど。帯域は足りてません）
MicronのEダイな感じのをね（灰のDJR Dダイとかをね）
装備させれば この16コアは回せるが、 ただその世代のtRFCは悪化してるんでね
12コア 6000のとき ⇒ 16コアは＋30％要るから「8000」になってて
ZEN４は絶対にくらいに ６＋６のCCXで妥協するの推奨、16コアは諦めメロン推奨
ただのマルチタスクであれば
ZEN２の16コアで ４＋４＋４＋４のCCXで行ける可能性が濃厚。 帯域付きの16コアはいける感じが無い罠
だからZEN2としては 3700Xなんよなあ（８コア）
６コアの場合は、 ZEN４の12コアが
ほぼほぼ必須になるという（６コアまでは埋まることがZEN１で確認済みのため）
ZEN２で８コアのとき ⇒ 7900Xの入手が超絶に後ろになる or あるいはZEN５で12コアを組むかの２択
12スレッドを使わない場合、基本的には６コアで回ってたら
5333でひとまず 帯域はクリアー済み。 無圧縮４Kエンコードとかなら 帯域を完全にいくから
スリッパの64コア回せません！とか、 ってことかと
ZEN５出ても、まだDDR5側は無い！というｗｗｗ
12スレッドとしても、まだDDR5側は無い！という（2024年ですら無理ｗｗｗ）
Skylakeが2015年－Q3で
ZEN１が２０１７（２年後）
つまり３年後 ってことは ⇒ これはもう絶望的やぞ（16コアが絶望的すぎるwww ＜＜ ムリゲー過ぎる）
6000 ８コア３D ＝ かなり強い組み合わせ
L３キャッシュによる帯域の改善があり（ただし４Kは無効） WQHD1440pまでなら帯域改善するやつ ＜＜ ただしこいつ電圧変更できない（糞！仕様） Vcore 0.975Vとかへ下げれない!!
ふつうは、マザー側で最大電圧はロックされてるから OCのさらにOCモードをONにでもしない限りはその電圧は刺さらないが（1.35Vを超えて入力すると CPUダイが死ぬ/ショート）
結局は Intelからの圧力だわさ。
BIOSのVcore自体を下げないと、ホワイトノイズが減らない（のな。）
Offsetのやつのは、 １．１０Vなら １，１０Vな電池から （１，１０V－容量600Aとして） 1.00Vを消費するという形態になるようで。
マザーボード側とかが１．１０Vを発生させちゃってて
ホワイトノイズは０，９２５Vとかになると（ノートPC級） 減っていくから、 使ってるのはP1ステートで0.900 P2で0.80Vかもしれないが
実は１．１０Vという電圧を発生させた状態なのは（まじで？）まじで変わらないらしく。 ＜＜ 液晶画面がもやもやしてるを発症する （電圧を下げるとクリアーになるって意味）
グラボ側も
電圧書き換えのやつで 1.000Vへ制限かけないとだめ！だったと
Vcore 1.075Vとかでグラボ側がブートbootしてあるだろうからと、と
グラボのドライバー側で 0.800Vとかへ下げてても、グラボ側で1.075Vとかが実は作られてるままなのは消えない（1.075Vの電池から0.80Vを引っ張て来たという動作をしてある罠）
●CLとレイテンシー
CL16 3200 ＝ 10ns
CL18 3600 ＝ 10ns
CL14 2800 ＝ 10ns
CL12 2400 ＝ 10ns
CL20 4000 ＝ 10ns
CL22 4400 ＝ 10ns
CL24 4800 ＝ 10ns
CL26 5200 ＝ 10ns
CL28 5600 ＝ 10ns
CL14 2666 ＝ 10.5ns
CL16 3066 ＝ 10.5ns
CL20 3866 ＝ 10.5ns
CL22 4266 ＝ 10.5ns
CL24 4666 ＝ 10.5ns
CL26 5066 ＝ 10.5ns
CL28 5466 ＝ 10.5ns
CL18 3200 ＝ 11.25ns
CL16 2800 ＝ 11.40ns
CL14 2400 ＝ 11.65ns
CL12 2133 ＝ 11.25ns
CL22 4000 ＝ 11.25ns
CL24 4400 ＝ 11.25ns
CL26 4800 ＝ 11.25ns
CL28 5200 ＝ 11.25ns
2666 CL10 ＝ 7.50ns
2666 CL12 ＝ 9.00ns
3600 CL16 ＝ 8.90ns
3866 CL18 ＝ 9.30ns
4000 CL18 ＝ 9.00ns
● 我が国の電波の周波数 2022年
ノイズOK
DDR 2800、3200、 2933、 3333、 4000、 4133、 4400、 4533、 5066、 5333～6800
4533 CL24 ≒ 2266 CL12 ＝ CL18 3200くらい （IF 1511MHz） Mダイの場合は 5200 CL24 1.35Vから５段階下げるんで1.30V以下（1.275V？）
Aダイなら 5066 CL26 1.30V以下（1.275V？ 1.25V??） IF 1688MHz
● 解説 ●
ZEN2 7nm世代は、 Vcore 1.000V未満を設定できないんで。
0.925Vにして ホワイトノイズを減らしたくても、BIOS側だと設定できない
ZEN2の場合なら
１． DDR4側を 1.25Vとかにして
２． グラボの電圧を書き換えて MAX1.000Vとそのクロックまで下げて（デフォだと1.100Vだろうし）
３． Vcoreを1.025V 3.7GHz Offset「－0.0375V」 TBとPBOは当然にOFF
４. CPUクロックをAutoのままにしてると TBがデフォに戻ったときに（リセット機能など）TBのMAXクロックでブートbootしようとするので 文鎮化してしまいます乙。 だから CPUクロックは『必ず』（まじか？）まじだぜ。 指定しなきゃだめ。 指定してる場合は 基本的に3.7GHzでブートするのでと。
（電圧が戻らない？「ハック対策で、たぶんそうなってるっぽい。」 だからTBがONになると文鎮化するんよ もしもCPUクロックがAutoになったままの場合やが）
ZEN4であれば、
BIOS側が0.90Vを受け付けるんで
0.925V－4.4GHzが可能 （4.3GHzであれば文鎮化はほぼありえない、計算上は4.4でも起こり得ない）
0.9V自体は ノートPC側とかは前からそうだから、 DDR3Lが1.35Vだから DDR5で1.20Vまで行けば世代交代。
RX6700XT 0,95V 2.0GHz （Safe） ＜＜ ZEN4を0.925Vにした場合
RX6700XT 1.00V 2.2GHz （Safe？） ＜＜ ZEN2 1.025V 3.7GHzの場合
RX6700XT 1.025V 2.2GHz（Safe）
RX6800XT RX6900XT 0.975V 2.2GHz（Safeらしい） 0.95V 2.1GHz （Safe）
DDR4の場合：
寒のBダイは CL16しか想定してない ＝ CL10まで取れはする
MicronのEダイは CL18へ最適化してる ＝ CL16に限っては3200以下なら電圧が下がる
灰のDダイは CL16 3200なら電圧は下がる、CL18寄せのCL16
MicronのEダイは CL16寄せのCL18 だから Eダイの場合はCL18 3200推奨
（電圧は Dダイ DJR ＜ Eダイ ＜ Cダイ ＜ 寒のBダイ ＜ Micronのrev D ＜ －－）
（寒のBダイの電圧は そんなに低くないが、 tRFCを低くできる）
DDR５の場合：
灰のMダイ） CL22以下は想定してない CL24なら互換性 （DDR4で言うCL14と同じ位置）
灰のAダイ） Mダイよりも電圧は下がるが CL24は互換性としての分であり CL26とかCL28系
Ｘ 4800 － CL22 ＜＜ これはあかんやつ。 Aダイでもだめなやつ
◎ 4800 － CL24 ＜＜ これは設定できるやつ AダイならMダイよりも電圧下がる
Ｘ 4000 － CL20 ＜＜ たぶん無理
◎ 4000 － CL22 ＜＜ おそらく通るかと
（CL20が無理？： 3600 CL18は通ると思われる。 3200 CL18に限っては電圧はかなり低いとこまで下がる）
（3866 CL20みたいな？： そんな感じの。）
5200 CL24が1.35Vだから
4800 CL24は1.30？ 1.2875V？（予想値）
3466 CL18とかなら、 1.275とか1.250？付くかもしれん
CL26にすると 1.25V以下行くだろうなあと。 （1.20Vを設定しようにも、上手くいかない感じ）
DDR3Lからは下がってるって言い方はできる、
ZEN２が 0.95Vを入力できないんで。
もしもZEN2で BIOS側で 0.95Vができた場合、 DDR5によるホワイトノイズカット効果をやらなくても、似たような状態へなら仕上げれる。 （ZEN３の方が ちょっと得か？「そうなるねえ。」 3.8GHz vs 3.5GHz）
DDR5－1.225Vとかの？
その恩恵を受けれるのがZEN4で。 DDR5は他の電圧側も下がってるんで
ただ、そう持っていくには グラボを電圧書き換えして 0.975Vじゃなくて 0.95Vまで下げるの推奨。N5ーEUV世代のなら 0.90V（グラボ）、 DDR4の場合は1.250V未満の恩恵は ほとんど出ない可能性が高めで。