先日のDeepJuniorの記事には、ぶっちゃけこっちが挫折しそうである。Juniorの作者である Amir Ban と Shay Bushinsky のソフト屋としての威信と存亡を賭けた、それとも単なる意地なのか、Chrillyに対する挑戦状のような数字を見せつけられると、コンピュータチェスの世界も実に面白いものだと思う。
兎に角、Chrillyの探索コアの実効500万局面/秒程度という数字では、既にあまりに旧仕様で魅力に欠けるパフォーマンスになってしまっているということだ。その一桁上の（１FPGAあたり）実効5000万局面/秒くらいが実現できないと、ハード探索に本気で手を出す気になれない。それはコンピュータチェスでの話だが、計算機将棋の世界であってもその数字は変わらないような気がする。
さて以前Chrillyは、１FPGAあたり２つの探索コアを載せようとして巧くいかなかった。しかしそれは「物理的にも論理的にも出来ない」話ではない。単にデバドラを書かなかっただけの事のように思うし、それ以前に「最新最強のデバイスを使ってない」という突っ込み所もあって困る。そのあたりの技術的に解決可能な問題やコストに絡む部分に対していちいちミソをつけてもしょうがないのでそれは置いといて、謎電の作者的今後の方針と計画を少し書こうと思う。
以前書いたことでもあるが、やはりFPGA側でもマルチコア化は必須だと考えている。これはコスト（コア単価）を下げるということが主目的だ。とりあえず試作では４つのコアを１つのFPGAに入れたいと思う。具体的には詰探索コア×２＋指将棋探索コア×２という構成である。詰探索コアはＰＮ系探索、指将棋探索コアは残２手＋静止探索の予定。これは、少し理由があってそうした。
初期の机上検討では、詰探索と指将棋探索を１つのコアでどちらでも探索モードを指定して使えるようにしたかったのだが、そういうゴージャスな仕様のコアでは規模が大きくなりすぎて４つ載せるにはコストが掛かり過ぎると判断した為だ。寧ろ機能を限定（専用化）した方がコアを小規模化、且つ動作周波数を上げることが出来、よりハード資源の利用効率を上げられる可能性があると踏んだからである。
このあたりは実際に作って動かしてみないと何とも言えないし、だからこそ試作なのだが、2007年に開催されるであろう第17回選手権までにはなんとか間に合わせたいと思っている。（最終目標ではなく）試作レベルでの目標は、とりあえず実効1000万局面/秒/core、稼働率90%で合計3600万局面/秒を最低ラインとするつもりである。もっと具体的に言えば「ライエル問題集」なら１問１分制限で80問以上の正答を目指す。
しかし、それでもSPEARに勝てない
てなことなったら面白ろ悲し過ぎるが、そこまで謎電の作者の人生は呪われていないと私は信じている(笑)
-- 完 --