ESECお疲れ様でしたー
今回はセミナー中心に参加しました。昨日の午後、今日の午前・午後の受講。
隙間時間に展示会を観に行ったりと頭も体もへろへろです(@_@;)
受講したセミナーは主にパフォーマンスを下げずに品質を向上・あるいは保証するかという観点でうけました
体系的な知識のインプットもありましたし、即実践的な知識もありました。
今日得た知識を愚直に実践すれば間違いなく品質も効率も向上するでしょうね。
後は今日インプットした知識をメンバと共有して同じ目標の為に行動すればよいのかな。まずは段階的且つ部分的にね(^^)
そうなると（伝えて実行してもらう為に）行き着くところはヒューマンスキルのコミュニケーション力とか教育とかかな
人と人との関わりが一番時間とお金が掛かるんだろうな。
こちらもいろいろとチャレンジ中
きっと全ての質（製品の質、サービスの質、プロセスの質）の基本は人の質なんだな
もう一点大事なことは人の質を高めたいなら、それ以上に自分の質を高めないといけないよね。そういうのもあっていろいろセミナー受講したりしてるんですけどね。
そうそう展示会で値段を聞くときの魔法の言葉です。
『これ、安いんですか(^^)』笑顔でね！
（高いんですか、でも良いです）
この言葉には「値段を知りたい」という意識と「安いものを探してる」というメッセージが伝わります
しかも直球で聞いたときよりも良い感じで教えて頂けます。
もうひとつ、話を聞いて名刺交換したけど営業対応まで必要ないと思ったとき(^^;
「数は使わないんですけどね」を会話の中で一言言って下さい。
あちらさんも営業効率を考えてるので、あってもメールくらいですみます。
お試しください(^^)
っていまさらかな(^^;
LED明るさ設定
ハード設計時にLEDの明るさの設定っていつも高輝度は1mA、ノーマルは10mAだとかって電流で決めてません？
もちろん消費電流やドライバの電流設定などにもよりますが。
今回LEDの明るさの標準値について考えてみたいと思います。
最終的なLEDの光度の設定は設計者によって決めることが多いかと思います。
そうなると自分の肌間隔できめるということなので、設計者が変わったら急に暗くなったり明るくなったりするかもしれません。そんなことが気になったので客観的に設定できる数値は内だろうかと検討してみた。
lm（ルーメン）を使用します。
■特定非営利活動法人ＬＥＤ照明推進協議会 （略称：JLEDS（ジェイレッズ））
http://www.led.or.jp/about/about.htm
■大和総研
http://www.dir.co.jp/souken/research/report/emg-inc/hitech/06120101hitech.pdf
にルーメンの参考値が記載されています。
インジケータの場合は数lmエリアなのでおおよそ0.3～3lmくらいのイメージでしょうか？
■Notes on LED（カンデラ → ルーメン換算）
http://www.gizmology.net/LEDs.htm
例えば秋月電子で販売しているLEDの場合は
http://akizukidenshi.com/catalog/g/gI-00618/
http://www.semicon.panasonic.co.jp/ds4/SHD00414BJK.pdf
IF=10mA 6.7mcd
半減角 およそ160°
→0.034lm
IF=1mAとすると 1mcd前後なので0.005lmとなる
↑実際にやってみましたが事務所内で何とか視認できる暗いの明るさです。
で、いったいどの程度に設定したらよいでしょうか？というところが本題です。
■IT用語辞典
http://www.sophia-it.com/content/%E3%83%AB%E3%83%BC%E3%83%A1%E3%83%B3
上記によると「１ルーメンは点灯したロウソクを1メートル先に置いたときの手元の明るさ」だそうで
0.005lmとなるとかなり暗いですね。
ただ人間の感覚はlogなので1ルーメンに対して3分の1程度に感じるのでしょうか？
ということで下記のように設定したいと思います。
○インジケータの場合
室内&最小値 ： 0.005 lm （省電力設計）
室内&標準値 ： 0.1 lm
屋外&最小値 ： 0.1 lm（省電力設計）
屋外&標準値 ： 3 lm
※最終的には使う用途によって実際に目で見て確認する必要があります。
verilog HDL論理合成シミュレータ Icurus Verilog Windows版
今更的な紹介でもありますが
Verilog HDL自己学習ソフトのCQ Endeavor を進めるにあたってVerilogシミュレータがあると効率的に学習できます。
Quartus II（無償版）でも対応できると思いますが、もっと簡単なシミュレータが無いか探したところ
『Icurus Verilog』というシミュレータが軽くてよいです。
もともとはLinux向けのようですが、Windows版もあります。
使用にあたって大変参考になったサイトを紹介します。
Capricious Paper さんの
http://snu.nm.land.to/documents/iverilog.html
に『Windows版 Icarus Verilog のインストールについて 』という記事を書かれています。
私がした失敗（ダウンロード先、インストールパス）を見事フォローしてくれてます^^;
Linux向き入り口：http://www.icarus.com/eda/verilog/
Windows向き入り口：http://bleyer.org/icarus/
私の失敗談を一つ加えます。
一度『Program Files』などのスペース付きのディレクトリにインストールした場合一度アンインストールして
スペースなしディレクトリに再度インストールする必要がありますが、
このとき環境変数のPathの設定が思うように更新されていないようでWindowsを再起動しないと
iverilog.exe（Icurus Verilogの実行ファイル）へのパスが繋がりません。ご注意を！！
実行時のサンプル出力
-----------------------------------------------
Microsoft Windows XP [Version 5.1.2600]
(C) Copyright 1985-2001 Microsoft Corp.
C:\Documents and Settings\user>d:
D:\>cd \work\sandbox
D:\work\sandbox>ls
adder.v adder_tp.v
D:\work\sandbox>iverilog <- とりあえずパスの確認！
iverilog: no source files.
Usage: iverilog [-ESvV] [-B base] [-c cmdfile|-f cmdfile] [-g1|-g2|-g2x]
[-D macro[=defn]] [-I includedir] [-M depfile] [-m module]
[-N file] [-o filename] [-p flag=value]
[-s topmodule] [-t target] [-T min|typ|max]
[-W class] [-y dir] [-Y suf] source_file(s)
See the man page for details.
D:\work\sandbox>iverilog adder.v adder_tp.v <- CQ Endeavorの課題ファイル
D:\work\sandbox>ls
a.out adder.v adder_tp.v <- a.outが出力された
D:\work\sandbox>vvp a.out <- シミュレーション結果の出力ソフト
0 a=0 b=0 q=0
1000 a=5 b=a q=f
2000 a=7 b=a q=1
3000 a=1 b=f q=0
4000 a=f b=f q=e
D:\work\sandbox>iverilog counter.v count_tp.v <- 別の課題ファイル
D:\work\sandbox>ls
a.out adder.v adder_tp.v count_tp.v counter.v <- a.out出力
D:\work\sandbox>vvp a.out <- シミュレーション結果の確認
0 ck=0 res=0 q=x
500 ck=1 res=0 q=x
1000 ck=0 res=1 q=0
1500 ck=1 res=1 q=0
2000 ck=0 res=0 q=0
2500 ck=1 res=0 q=1
3000 ck=0 res=0 q=1
3500 ck=1 res=0 q=2
4000 ck=0 res=0 q=2
4500 ck=1 res=0 q=3
5000 ck=0 res=0 q=3
5500 ck=1 res=0 q=4
6000 ck=0 res=0 q=4
6500 ck=1 res=0 q=5
7000 ck=0 res=0 q=5
7500 ck=1 res=0 q=6
8000 ck=0 res=0 q=6
8500 ck=1 res=0 q=7
9000 ck=0 res=0 q=7
9500 ck=1 res=0 q=8
10000 ck=0 res=0 q=8
10500 ck=1 res=0 q=9
11000 ck=0 res=0 q=9
11500 ck=1 res=0 q=a
12000 ck=0 res=0 q=a
12500 ck=1 res=0 q=b
13000 ck=0 res=0 q=b
13500 ck=1 res=0 q=c
14000 ck=0 res=0 q=c
14500 ck=1 res=0 q=d
15000 ck=0 res=0 q=d
15500 ck=1 res=0 q=e
16000 ck=0 res=0 q=e
16500 ck=1 res=0 q=f
17000 ck=0 res=0 q=f
17500 ck=1 res=0 q=0
18000 ck=0 res=0 q=0
18500 ck=1 res=0 q=1
19000 ck=0 res=0 q=1
19500 ck=1 res=0 q=2
20000 ck=0 res=0 q=2
20500 ck=1 res=0 q=3
21000 ck=0 res=0 q=3
21500 ck=1 res=0 q=4
22000 ck=0 res=0 q=4
D:\work\sandbox>
--終了--
ばっちり使えてます