組込みとともに -27ページ目

トラ技が(;□;)!!

今日発売のトラ技(;□;)!!

業界の厳しさを痛感しますね。最近はあまり買わないのですが、なんか切なさのあまり買っちゃいました(/_;)

薄いと言っても海外の雑誌に比べたらまだまだ分厚いんですけどね(汗)

組込みとともに-SN3E0694.JPG

組込みとともに-SN3E0695.JPG

skyfire 1.0でましたね

まだ日本語サポートではないのは残念ですが
skyfire 1.0リリースしました!!
http://www.skyfire.com

知らない方の為に少し説明しますと
YoutubeなどのflashやJavascriptが動作するWindows Mobile向け無償ブラウザです。
処理のほとんどはサーバサイドで行われるため貧弱な携帯端末でもフルブラウザ同様に使えるんですよね(^^)

日本語については冒頭に触れましたが、バッテリーの消耗も気になるところですね(汗)

今回の1.0で一番の売りは画面遷移のスムーズさでは無いでしょうか。とても満足してます(^0^)
こんなにスムーズなら通勤中とか普通に使えますね。特にyoutubeとか。
windows mobileユーザーは是非是非お試し下さいね。

詳しくはskyfire webサイトへ

Verilog HDL書き直しとOpenCores.org

『CQ Endeavor Verilog HDL』中途がけで暫く放置してましたが、ようやく修了しました。

# 久しぶりすぎで結局最初からやるハメになってのはここだけの話で汗


CQ Endeavor修了したもののやっぱ経験をつまないと体にしみこまないよなーというのが終わった後の素直な感想。当たり前ですねあせる


で過去の日記で書いたモジュールを改めて書き直しました↓

過去の日記『【Verilog初心者覚え書き】assignの落とし穴』

http://ameblo.jp/elementor/entry-10221896873.html


前回適当に書いたものは42 LE(ロジックエレメント)でしたが、今回は20 LEと約半分になりました。

それに前回はテストベンチを書くのに1日かかりましたが、今回はさらさらっと書けました。

これCQ Endeavorのお陰なのかなと思います。

あとは経験を重ねられたらいいですねー


て、ことで前回生成した回路と今回の回路を下に比較してみます。


組込みとともに-前回

↑前回

組込みとともに-今回

↑今回


回路図からもシンプルに出来たことがわかりますね。

参考までにソースを(PCM1870というICのI2S IFをターゲットとしています)



組込みとともに-ブロック図
↑超簡単なモジュールのブロック図


書き直しの話はここまで。


今日OpenCores.orgというSourceForgeのIP版とというんでしょうかね。そういうサイトを見つけたので登録しました。

業界では割と知られたところのようですね。モジュールの書き方の参考にさせていただければと思います。


使い方がいまいちよくわからないので覚え書き程度に記録しておきます。(間違いに気付いた方がどうぞご指摘お願いします(汗)

 機能名         |  ログイン前  |  ログイン後

---------------------------------------------------------------

○ダウンロード     |  ×       |  ×(なぜ?)

○ブラウズリポジトリ |  ×       |  ○


リポジトリに一緒に規格資料まで入ってたりして助かりますね^^