Technoblogyさんの最近のプロジェクト、Sound Lab - a Simple Analogue Synthesiser
GitHubでEagleで設計された回路図と基板データをKiCADにインポートしたところまででした。
Kicadにインポートした直後がこの状態です。
DRC (デザインルールチェック) をかけるとウォーニングとエラーがガバりんちょとでました。
ウォーニングは、やはりfootprintがEAGLEのものでKiCADでは見つからないというものが
ほとんどでしたが、エラーはやはり消さないといけませんね。
エラーも見てみると、基板の端からシルク線がはみ出したりしているのが多いので、修正可能
でした。D6の反対付けLEDの穴のように、穴がPADを削っているというようなエラーは、設計
者の考え方ですので、そのままにしておきます。（穴を小さくする手もありますが……）
回路図も、下記のようになっています。回路図を修正したら、ネットリストを作成して、
基板データにインポートする作戦で行きたいと思います。
なにしろfootprintがないので、既存のfootprintはそのままで、新規の物だけ基板に追加
する技を使わないといけません。
オリジナルのWP-20の回路図は、ここから参照しました。
回路図のPart1は、こちら
Part2はこちらになります。
フロントパネルのレイアウトのオリジナルはこちら
でも、こちらの方がオシャレですね。
いろいろと調査して、製作に関する情報を集めます。さきほどのelectro-music.comさんの
情報によると、ステップシーケンサというものにつなげば、音階を出せるらしいです。
そのためには、今の回路には入っていないVCO発振回路を電圧で制御するCV_IN端子と音の発生を
開始するためのGATE_IN端子を付けないといけないようです。それとアンプにつなぐためのOUT端子
ですね。この辺を修正しないといけないようです。（4P のPHコネクタ CN1にはつないであるが…）
下記のように、追加・修正をしました。
まずは、CV_IN端子の追加。 CV_IN端子とGATE端子がないと、シーケンサをつなげられません。
他の修正点としては、オーディオ出力のカップリングコンデンサC21の位置を元回路通りに修正。
地味ですが、音質を保つには結構重要な修正点です。
最後に、9V電源のACアダプタ入力回路にLDOレギュレータを入れる修正。
そのまま、電源のDC9VをつなぐときはLDOを実装せずにJP5ジャンパーを半田ブリッジして
使いますが、低雑音にしたい場合は、8Vの低損失レギュレータIC31を実装します。
8V動作では、ノイズ発生のための倍電源回路出力は、18V → 16Vになりますが、問題ないでしょう。
最後にLFO（Low Frequency Oscilator）の回路。
LM324 OPアンプが１個余っていたので、1/2V（4.5V)生成用にバッファに使うことにしました。
またLTSPICEでシミュレーションし、発振周波数が2.5Hz~1ｋHzくらいで高すぎたので、
R52を330 →1ｋΩに変更して高いほうを抑え、C8を2uF → 20uFに変更して低い方を下げました。
この結果、LFOの制御周波数は設計上、0.25Hz ～ 50Hzになりました。これで問題ないでしょう。
また、シミュレーションの時に気になる挙動がありました。
周波数が低くなるほど、発振開始が遅れるのです。0.25Hz(４秒周期）だと２６秒、50Hzだと
130ｍS。シミュレーションの発振挙動の再現は難しいと思いますので、実機でも確認しますね。
もと回路がCMOS インバータを使って発振波形を得ていたのに比べて、ONsemi のLM324の
データシートを参考にしたというこの発振回路、再現性がよく三角波も得られるので良いですね。
初段のOPアンプは、C8のキャパシタとP12の抵抗値で反転増幅の積分回路になっています。
2段目はシュミットトリガのコンパレータとして動作しているようですね。1/2V㏄ ±0.5Vで
正/負にトリップします。1段目も反転、2段目も反転ですから、360°回ってマルチバイブレータ
として、積分回路の時定数とシュミット電圧で積分回路が± 切り替わり往復動作するわけです。
3個目のOPアンプは、39k/10k＝3.9倍のゲインで、1段目の三角波を増幅した三角波を得ています。
シミュレーションで動作が分かりますね。
と、ここまで説明して、さきほどのON時の発振開始がおくれるわけが分かりました。
初段の積分回路は、2段目のシュミットトリガ回路の出力の初期電圧は1/2Vccなので、オフセット
電圧が出ないと積分回路の出力がシュミット電圧の±0.5Vに達するまで時間がかかるわけです。
これは、昔のオペアンプ LM324はオフセット電圧もシミュレーションモデルより大きいので、
たぶんシミュレーションより短い時間で、発振は開始すると思われます。
ここまでの修正を追加した回路図が下記になります。
赤字がついているのが修正部です。
閑話休題：図面枠を入れるために、前の回路図から図面枠の入った回路図にコピペしたときに
部品番号のリファレンスが初期化されてしまう現象が発生して困りました。
この解決策としては、ペーストする際 右クリックして出たメニューの「特殊な貼り付け」を選択
さて、回路図ができたら、基板設計に戻ります。
KiCADインポートでのエラー・ウォーニングが出まくりながらの修正を行ったので、冷や汗ダラダラ
流しながらの作業でしたが、なんとかできました。
仕上げに、表面と裏面のベタパターン（パネル）間にビアを打ちまくります。
これで、GNDのインピーダンスを下げて、電流ノイズを少しでも減らします。
ロゴも付けてかわいく化粧し、いよいよファイナルアンサーです！
裏面も、シルクを確認します。
ここまで検討してJLCPCBに基板を手配しましたが、基板５枚で1400円、送料1300円で
合計 2700円ほどでした。レジストは白にしました。
基板と部品が来たら、また報告しますね。
お疲れ様でした！