researchmap 2013/02/19
Verilog-HDLまたはVHDLで論理回路設計をする場合に、
習慣として身につけておくとよいことを、
STARC RTL設計スタイルガイドの記述を参考に、
なぜそうするとよいか、例外はどんな場合かを考えます。
最初に、作業を始める前に、習慣づけておくとよいことを確認します。
RTL設計スタイルガイド Verilog HDL編―LSI設計の基本 培風館(2011/06)
値段:￥ 9,240
スタイルガイドはVerilog HTL 第二版では４章構成です。
付録として、Design Compiler, Encounter RTL Compilerの例を記載しています。
RTL設計スタイルガイドで、最初に見るとよいのは3.5 「ソースコード、設計データの管理」で記載しているファイル、フォルダの管理方法です。
3.5.1「 ディレクトリを目的ごとに生成する。」は、統合設計環境では「プロジェクト」という単位で生成し、ファイルをディレクトリ(フォルダ)単位で管理している場合があります。
作業手順としては、
１ 作業は新しいフォルダ（プロジェクト）を作成して開始する。
２ うまく動かない場合は、新たにフォルダ（プロジェクト）を作成し、必要なファイルだけ複写して利用する。
XilinXのISEという統合設計環境では( Web Packを含む）ファイルを別のディレクトリ（フォルダ）からコピーして利用するという機能があります。
現在作業しているファイルは、かならず現在のディレクトリ（フォルダ）に複写してから作業しましょう。
なぜ、新しいフォルダを作成して、新しいファイルで作業するかを記録します。
１ 動いていたものが動かなくなる。
作業して、動いた状態を保存しておくと、後で立ち戻れる。
動いたものが無いと、なぜさっきは動いて、今は動かないか、
ファイルの種類、ファイルの内容が比較できない。
２ 出たエラー、不具合が再現しなくなる。
作業して、初めて見るエラー、にっちもさっちもいかない状態を保存しておくと、
うまくいった場合と比較して、何が問題かの解決策の作成または原因追求が可能になる。
ハードウェアの不具合、設計環境の不具合、自分の操作・記述誤りの何が原因か、
フォルダごと残っていないとハードウェア作成者、設計環境提供者に依頼できない。
３ 余分なファイル、設定が、動作、操作の邪魔をする。
動いたものを複写して保存しておき、動いているものから出発する方法もある。
しかし、新たに作業したい事項に不必要なものが、前の作業の結果として残っていると、操作、動作の邪魔をするかもしれない。細かい細部の設定は、なかなか気がつかない。
４
どのファイルは試験済みであるので修正しないようにするかを決めないと、いつまでも試験が終わらない。２つのファイルが関係した場合に、一方を固定して、他方を合わせるという感じでどちらを基準線(base line)にするかを決めることが大切です。
複数のファイルの、あちら、こちらと方針を決めずに直していると、何をやっているのか分からなくなってしまいます。
ps.
フォルダの中に、中間ファイル、作業ファイルなど多くのファイルを作ります。
これらのファイルの、何が、どのファイルを直すと影響を受けるかは、人手で管理するのは大変です。
どのファイルを何に使うか、そのファイルはどのファイルから生成するか、ファイルの影響を受ける関係などを構成(configuration)といいます。
構成を管理するのは、基本的には道具に任せるのがよいでしょう。
道具に任せるためには、直すところを集中して、直すところと直さないところを決めてあると安心です。修正は一方向だけにし、逆方向に修正する場合には、一端そこでフォルダを固定し、新たに複写して直し始めることが大事です。
＜この稿は書きかけです。順次、追記します。＞
twitter @kaizen_nagoya #STARC #RTL #設計スタイルガイド （１）作業を始める前に 3.5.1 #ディレクトリ を #目的ごとに生成#ameba http://amba.to/ZzbxVq #researchmap
http://bit.ly/VM6RMe