光電融合の設計ツール
１．EDAの新しい競争領域へ 最近の半導体業界でアドバンストパッケージング（先端パッケージング）と並んで注目されているのが「光電融合」だ。半導体のチップやパッケージの中に光を利用する回路を組み込み、情報伝送や情報処理の一部を電気から光に置き換えることで、消費電力などの性能を高める。
２．半導体微細化による新たな課題を解消する技術、「裏面電源供給（BSPDN）」。韓国Samsung Electronics（サムスン電子）が2027年からの採用を決めたことで、最先端半導体を量産する大手3社の実用化ロードマップが出そろった。先陣を切るのは2024年内の実用化を見据える米Intel（インテル）だ。実現に向けては、ウエハー同士の接合技術が鍵となる。
「裏面電源供給は製造コストがかさむため、これまではこれを必要とするような高性能デバイスが本当にあるのかという状況だった。GPU（画像処理半導体）でのニーズ拡大がけん引し、（微細化継続につながる）技術が求められるようになってきている」こう語るのは、東京エレクトロン後工程事業本部ATSBU BUGMの佐藤陽平氏である。これまでIntelしか同技術の採用に積極姿勢を見せていなかったが、生成AI（人工知能）に向けた半導体のニーズ拡大で状況が一気に変わった。
３．配線の渋滞を解消。裏面電源供給は、トランジスタに電力を供給する電源線と、信号をやり取りする信号線を別の層（ネットワーク）に分ける技術である。これまではいずれもトランジスタ上部に配置していたが、トランジスタ層と上下に隣り合うように分ける。電源のための配線幅を広くして抵抗を減らし、トランジスタに電気を届きやすくするためだ。
裏面電源供給は微細化で電気が届きにくくなる問題を解決する（出所：Intelの資料を基に日経クロステックが作成）
裏面電源供給は微細化で電気が届きにくくなる問題を解決する（出所：Intelの資料を基に日経クロステックが作成）
４．これまでの課題は、微細化により「配線の渋滞」が生じたことだった。半導体プロセスノードの最前線は3nm世代にまで到達している。同じ面積のチップに詰め込めるトランジスタの数が増えたことで、トランジスタ同士をつなぐ配線が密になった。結果として、電源線を迂回させる必要が出てトランジスタまでの距離が遠くなったり、電源用の配線が細くなりすぎたりする課題が生じた。電源用の配線は長く、細くなるほど、電気抵抗が大きくなり、トランジスタに供給される電圧が小さくなる。いわゆる「IRドロップ」である。ベルギーの半導体研究機関であるimecは2018年の論文で、「10%のIRドロップにより、（トランジスタ性能が）20%低下した」と述べた。IRドロップによって電気が届きにくくなる現象は、微細化のボトルネックの1つになっていた。そこでベルギーimecは2019年、この課題を解消する一手として裏面電源供給技術を発表した。これまで使われてこなかったウエハーの裏面を活用し、電源配線のための専用の層を設ける。配線を太いままに保ちつつ、性能を上げられる。
