５月１４日１５日 組込みシステム開発セミナー

１４日（木）午後 品質関係
１５日（金）午前 午前 テスト関係

のセミナーに参加します。

この関係のセミナーを受けたことが無いわけではないですが、初心に戻って。
３回分81,000は高額ですが生きた使い方ではないかと思います。

ちょっと話それますが
最近思うんですよね。
会社の一番の資産は何かっていったら、やっぱ社員。でしょ？
特にスキルとマインドを持った社員かなって。


だからやれることはなっていこうと思います(^-^)

クリティカルなIO制御

IO制御でクリティカルな処理についてのメモです。

μITRON等を使える場合はセマフォやミューテックス等で排他制御を行うが、OSなしの場合は独自実装を行う必要があります。

割り込み処理で変数やIOを扱うときは特に排他制御を意識しないとタイミング系のバグとなりテストではなかなか発見出来なかったりバグを見つけても不具合箇所の特定が困難であったりします。


こう言った不具合への対応策は設計レベルでフォローするのが一般的ではないかと思います。


では設計時に置いて何をしたら良いでしょうか？


割り込み処理内で書き込みを行うグローバル変数、IO の洗い出し。同様にメイン処理側も。

ここでそれぞれを表にしてそれぞれで書き込みを行っている変数・IOを見つけましょう。
この変数・IOは後述のクリティカル処理が必要です。

ここからが重要なポイントです。
ここまではハード系の知識があまりなくとも感覚でわかるかもしれませんが、次のことは回路図を見ないと判断出来ないので、多少の電子回路図を読む力が必要になります。
丁寧なハードウェア仕様書を作っている会社の場合はそれを確認してください。


ある特定のIOポートへ信号を送った場合でもCPUの処理はポート単位となる場合があります。CPUがビット制御対応でアセンブラレベルで一回でポートのデータレジスタへ値が渡せる場合は気にしなくてよいですが、CPUの命令で対応してなかったりC言語でアセンブラレベルの動作が不透明な場合は、タイミングによっては次の動作となり不具合となります。

メイン側
処理：ビット1をH
１､レジスタAへIOの状態をリード
２、レジスタAに01hで論理和
３、レジスタAをIOへ反映

割り込み処理
処理：ビット2をH
４､レジスタAへIOの状態をリード
５、レジスタAに02hで論理和
６、レジスタAをIOへ反映

※ここで割り込み処理はメイン処理のいかなるタイミングでも呼ばれる可能性があるとします。

メイン処理の２と３の間で割り込みが入った場合はどうなるでしょうか？

割り込みでビット2はHになっている筈がメイン側に戻った後にLに書き換えられてしまいます。

そんな時はメイン処理のクリティカルな箇所は一時的に割り込み禁止にします。


ですので設計時に同じポートへの書き込みも表へ記入し確認しましょう。
作った表は保守用に設計資料へ入れておきます。

終わりました(^-^)

試験終了～

皆様試験お疲れさまでしたー
PM試験受けてきました。
今年で3回目のチャレンジですが、今回から試験制度がかわっていたので少し不安でした。

学習時間足りないと思っていましたが過去の受験経験もあり思ったより軽かったかも(^-^)

午後１は3問から2問に減って時間的に非常に楽になりました。これホント助かります(^^)

午後２も文字数へりましたね。最低文字数が２００字程ですがへりましたね。これも嬉しい(^^)

今まで消しゴムを使う時間さえ許されないくらい時間がたりない午後の試験が割と考える時間や消しゴムを使う時間が増えて楽になりましたね。

そうそう今回からかな？はじめの表が必ず記入になったの。

考えてなかったのでつじつま合わせに悩みました(^^;


助かっただの楽だったの書きましたが受かってるかどうかは？です。このくらいの時間的ストレスのない試験ならもう一度受けてもいいかな。てか受けるんだろうなー(^-^;)


さーて秋もなんか受けてみようかな(^-^)