Bitmapの中身をrubyでちら見

Verilogでテストパターンを出力させて、

ビットマップとかで見れたらかっこよいですよね？


その前に良く考えるとビットマップの中身についてあまり知らなかったんでお勉強


どうやら下みたいな36BYTEのヘッダの下に画像データがBGRの順で並んでるみたいです。


くらいまーず　はい


下のビットマップファイルをバイナリエディタで覗いてみます。

そういえば大学の画像処理の教科書にこの方が載ってた気がします。

だれ・・・？


くらいまーず　はい


なるほど・・・

とりあえず何か書かれてることは分かりました・・・


くらいまーず　はい

で、せっかくなので、このビットマップをrubyで読み込んで、

バイナリ→16進変換してファイルに書き出してみます。


初めてのruby

バイナリをHEXやINTに変換するには、

unpackというメソッド（でいいのかな？）を使うらしいです。


ここに丁寧な説明が載ってました。

http://www.ruby-lang.org/ja/man/html/pack_A5C6A5F3A5D7A5ECA1BCA5C8CAB8BBFACEF3.html


くらいまーず　はい

書き出し先のファイルの先頭部分です。

バイナリエディタで読み込んだのと一致してるので大丈夫そう。


くらいまーず　はい

これを逆にHEX->Binary変換して書き出すとビットマップが出来る・・・気がします。


とりあえずもうちょっとお勉強します。



VerilogでSyncのEdge検出的な何か

一時やってみようかと思ったものの、

使われないうちに埃で真っ白になったVerilog・・・


会社の先輩からスキルアップのために簡単なお題をもらいました。


お題

映像のSyncのエッジ部分だけHを出力する回路をVerilogで組みなさい。


実際はもうちょっと色々あって、その一部なんですがこんな感じ。


初めて自分で考えて、それっぽい結果が出てうれしくなったのでUPして見ます。


これがモジュール部分


入力のSyncとFFを通して１クロック遅らせたSyncの反転とのANDをとっています。
くらいまーず　はい

こっちがシミュレーション

くらいまーず　はい

これがシミュレーション結果です。


CK　＝　クロック

SYNC　＝　入力シンク

SYNC_DELAY = FFを通してDelayさせたSYNC

Q =　エッジ検出部分


くらいまーず　はい

あしたもVerilogがんばります。

TOEIC結果が来ました

１月に受けたTOEICの結果が届きました。

結果は前回の50点上がりくらい。


ところで、TOEICの点数と実際の英語力ってどういう相関関係なんだろう？


自分の今の英語力は

・英英辞典をみて「なるほど！」と思ったことはあんまりない

・英語の仕様書とかは斜め読みして大体わかる

・Pengin ReaderのLevel3位までなら読んで楽しい

　Level4になるとちょっと知恵熱がでる。

・いきなり英語で話しかけられると一瞬頭の中が白くなる

見たいな感じです。


なんか下のページに「日本企業が求めるTOEICスコア一覧」がありました。

http://blog.livedoor.jp/lunarmodule7/archives/2193943.html


就職活動でもまじめにTOEICの点数が問題になる時代が来てたんですね・・・


確かに台湾のエンジニアとか英語ぺらぺらだし、

マレーシアなんかも英語が出来ないと就職すら出来ないと聞いた気が


もうちょっとまじめに英語勉強します。


そういえば最近「英語の多読」ということで、とにかく英語の本を読んだり、

調べ物するときはGoogle検索の対象言語を英語にしたりしてたんですが、

いまさらながら自分の単語力のなさを痛いほど痛感してます。


多読本なんかを読むと、

「辞書はひくな、単語の意味は読んでるうちに分かってくるものだ」

とか書いてあって、確かにそのとおりだとも思うんですが、

せめて英英辞典に書いてある文章くらいは納得したい・・・


という訳で久しぶりにDUOを買ってきました。

次のTOEICも50点アップを目指してがんばります。

DUO 3.0/鈴木 陽一
￥1,260
Amazon.co.jp