前回、ペア MOS チップを利用することで PMOS に対するバッファを作ってみましたが、ちょっと見落としがありました。
LTspice：「またか！」
ペア MOS を信号源から駆動する際、入力容量やそれぞれの FET の応答時間などによっては、ハイサイドの PMOS とローサイドの NMOS が同時に ON になってしまい、わずかな時間ですが入力電源とグランドの間がショート状態になります。
波形を確認してみます。NMOS に流れる電流を追加してあります。
なにやらかなりのパルス電流が流れているようです。
立ち上がりの拡大図です。
立ち下がりの拡大図です。
ということで、立ち上がりの際にハイサイドとローサイドの FET が同時に ON していてかなりの電流が流れていることが分かります。
これは無駄電流なので出来るだけ小さくするようにしなくてはいけません。実際にはどうしても PMOS と NMOS で半導体の特性上完全に応答時間を合わせることは出来ないので、ある程度までしか出来ませんが、それならば同時 ON ではなくて同時 OFF にしたいところではあります。
これらのタイミング調整は色々方法が考えられますが、一例としてハイサイドとローサイドの FET のソース側に小抵抗を入れてみます。単純に同時 ON になってもこの抵抗で電流は制限されますが、これは前にも説明したように FET にソース抵抗が入ると一種の電圧帰還が掛かりリニア動作のような振る舞いをするので、単純な ON / OFF よりも、応答が素直になります。ただしドレイン振幅は下がります。それでもスイッチング動作でよく現れる電荷による電圧の溜めが少ないのでこういった用途には向いているようです。もちろんこの場合のような小電力の用途に限られますが。
ということで回路図です。
R3, R4 が追加されています。抵抗値はだいたいです。大きくしすぎると波形のなまりがひどくなりスイッチング動作とはいえなくなります。
波形です。
立ち上がりの拡大図です。（スケールに注意）
立ち下がりの拡大図です。（スケールに注意）
FET にながれるピーク電流は抑えられました。平均で見るとそれほどでもない（4.0mA → 3.7mAですが RMS でみるとかなりな（60.8mA → 25.5mA）改善です。
もう少し手の込んだ対策をしようとすると、各ゲートのところに抵抗を入れたりして遅延を起こさせて調整する方法もあります。ただ立ち上がりだけ遅くしたいとか、立ち下がりはむしろ早くしたいとかということで、並列にダイオードを入れたりすることになるので発狂します。この程度のロスはディスクリートでは仕方がないと思うしかなさそうです。IC などでは、FET の応答をきっちり設計できるので多分こういうことは起きていないと思います。
さて、こんな FET ドライバができましたので、元の回路に入れてみました。
こんな感じです。詳しい説明はしませんが、だいたいは分かるでしょう。実は各パラメータのカットアンドトライだったりします。
LTspice：「いつものことね」
波形はこんな感じです。
電力効率は 74% です。
リップル電圧を抑えたりとか、軽負荷マージンを増やしたいとかという追加仕様はコイルやコンデンサで調整できると思います。
ということでなんとかこれをゴールにしようかな、と思います。
結論としてはディスクリートで組む場合 PMOS FET のスイッチング動作がちょっと面倒なので、入力は手に入る高速コンパレータの電源電圧範囲にしておくのが無難なようです。
大分雑な検討になってしまいましたが、何かの役に立てれば幸いです。
LTspice：「またか！」
ペア MOS を信号源から駆動する際、入力容量やそれぞれの FET の応答時間などによっては、ハイサイドの PMOS とローサイドの NMOS が同時に ON になってしまい、わずかな時間ですが入力電源とグランドの間がショート状態になります。
波形を確認してみます。NMOS に流れる電流を追加してあります。
なにやらかなりのパルス電流が流れているようです。
立ち上がりの拡大図です。
立ち下がりの拡大図です。
ということで、立ち上がりの際にハイサイドとローサイドの FET が同時に ON していてかなりの電流が流れていることが分かります。
これは無駄電流なので出来るだけ小さくするようにしなくてはいけません。実際にはどうしても PMOS と NMOS で半導体の特性上完全に応答時間を合わせることは出来ないので、ある程度までしか出来ませんが、それならば同時 ON ではなくて同時 OFF にしたいところではあります。
これらのタイミング調整は色々方法が考えられますが、一例としてハイサイドとローサイドの FET のソース側に小抵抗を入れてみます。単純に同時 ON になってもこの抵抗で電流は制限されますが、これは前にも説明したように FET にソース抵抗が入ると一種の電圧帰還が掛かりリニア動作のような振る舞いをするので、単純な ON / OFF よりも、応答が素直になります。ただしドレイン振幅は下がります。それでもスイッチング動作でよく現れる電荷による電圧の溜めが少ないのでこういった用途には向いているようです。もちろんこの場合のような小電力の用途に限られますが。
ということで回路図です。
R3, R4 が追加されています。抵抗値はだいたいです。大きくしすぎると波形のなまりがひどくなりスイッチング動作とはいえなくなります。
波形です。
立ち上がりの拡大図です。（スケールに注意）
立ち下がりの拡大図です。（スケールに注意）
FET にながれるピーク電流は抑えられました。平均で見るとそれほどでもない（4.0mA → 3.7mAですが RMS でみるとかなりな（60.8mA → 25.5mA）改善です。
もう少し手の込んだ対策をしようとすると、各ゲートのところに抵抗を入れたりして遅延を起こさせて調整する方法もあります。ただ立ち上がりだけ遅くしたいとか、立ち下がりはむしろ早くしたいとかということで、並列にダイオードを入れたりすることになるので発狂します。この程度のロスはディスクリートでは仕方がないと思うしかなさそうです。IC などでは、FET の応答をきっちり設計できるので多分こういうことは起きていないと思います。
さて、こんな FET ドライバができましたので、元の回路に入れてみました。
こんな感じです。詳しい説明はしませんが、だいたいは分かるでしょう。実は各パラメータのカットアンドトライだったりします。LTspice：「いつものことね」
波形はこんな感じです。
電力効率は 74% です。
リップル電圧を抑えたりとか、軽負荷マージンを増やしたいとかという追加仕様はコイルやコンデンサで調整できると思います。
ということでなんとかこれをゴールにしようかな、と思います。
結論としてはディスクリートで組む場合 PMOS FET のスイッチング動作がちょっと面倒なので、入力は手に入る高速コンパレータの電源電圧範囲にしておくのが無難なようです。
大分雑な検討になってしまいましたが、何かの役に立てれば幸いです。