前回まで、PMOS FET をどうやってスイッチングするか色々やってみましたが、結論はフルスイングするドライバが必要ということになりました。実際既存の IC でもそういった回路を内蔵しています。
そこでペアの MOS chip を探し出しましたので、動くかどうか確かめてみます。
回路はこんな感じです。
まずメインの PMOS FET = Si4542DY ですが、わざと入力容量の大きめのものを選んでいます。
その直前の Si1555DL_P & N が、ペアの MOS チップで 6 端子のパッケージに入っています。これらは小電流用なので ON 抵抗は比較的大きい（0.5Ω）ですが、入力容量は小さいです。閾値は N type が 1V ということで直接信号源から駆動でき、P type は -0.9V = 11.1V なのでレベルシフターが必要、今回は 8.2V のツェナーダイオードを使って駆動できます。
入力容量が小さいので、R2 は高めに設定できます。あまり考えずに 5KΩ にしています。C1 は入力容量と R2 による遅れを少し補正しています。
D2 のツェナーダイオードは必須ではないのですが、念のため入れています。メインの PMOS の入力振幅を制限しています。
結果はこうなりました。
立ち上がりの拡大です。
10ns 程度の遅れです。
立ち下がりの拡大です。
70ns 程度の遅れです。
このくらいなら許容範囲でしょうか。
メインの PMOS を入力容量の小さいものを選べば、立ち下がり特性は改善されます。後はどこまで許容できるかです。今回は 100KHz ～ 300KHz ぐらいで使うことを想定して遅れ時間を考えていますので、100ns 以下なら十分かと思います。
R2 = 5KΩ、C1 = 1000pF はかなり冗長度がありますので、目的の立ち上がり立ち下がり特性が得られる範囲で R2 は大きめ、C1 は小さめと考えれば良いでしょう。
部品を追い込めば、立ち上がり立ち下がりそれぞれ 2ns、10ns ぐらいまで短くすることは可能なようです。
そこでペアの MOS chip を探し出しましたので、動くかどうか確かめてみます。
回路はこんな感じです。
まずメインの PMOS FET = Si4542DY ですが、わざと入力容量の大きめのものを選んでいます。その直前の Si1555DL_P & N が、ペアの MOS チップで 6 端子のパッケージに入っています。これらは小電流用なので ON 抵抗は比較的大きい（0.5Ω）ですが、入力容量は小さいです。閾値は N type が 1V ということで直接信号源から駆動でき、P type は -0.9V = 11.1V なのでレベルシフターが必要、今回は 8.2V のツェナーダイオードを使って駆動できます。
入力容量が小さいので、R2 は高めに設定できます。あまり考えずに 5KΩ にしています。C1 は入力容量と R2 による遅れを少し補正しています。
D2 のツェナーダイオードは必須ではないのですが、念のため入れています。メインの PMOS の入力振幅を制限しています。
結果はこうなりました。
立ち上がりの拡大です。
10ns 程度の遅れです。
立ち下がりの拡大です。
70ns 程度の遅れです。
このくらいなら許容範囲でしょうか。
メインの PMOS を入力容量の小さいものを選べば、立ち下がり特性は改善されます。後はどこまで許容できるかです。今回は 100KHz ～ 300KHz ぐらいで使うことを想定して遅れ時間を考えていますので、100ns 以下なら十分かと思います。
R2 = 5KΩ、C1 = 1000pF はかなり冗長度がありますので、目的の立ち上がり立ち下がり特性が得られる範囲で R2 は大きめ、C1 は小さめと考えれば良いでしょう。
部品を追い込めば、立ち上がり立ち下がりそれぞれ 2ns、10ns ぐらいまで短くすることは可能なようです。