前回まで、最初の方でコンデンサを入れたり負荷を変えたりして色々特性が変わることを確認してきました。一応前回それらへの理由付けというか、
LTspice：「要するに難しくてよく分からない、だろ？」
画蔵：「やかましい！」
思いつくことを色々書いてみて一晩経ってみると、もやもやしていること、思い違いをしていることなどが頭に浮かんできます。いわばドツボに嵌った状態なのかも知れません。
一言だけ言わせて下さい。
「アナログ回路なんてキライだ！」
さて、多少すっきりしたので少し整理しながら書いてみます。発散する可能性大ですが。ええ、利得 1、位相が 180°に近づきつつあります。
まず、最初の方でなぜコンデンサ C2 = 1000pF で上手くいったかへの考察として、出力コンデンサを大きくすると残留リップルが減る、コンパレータへの入力振幅が小さくなるので、スイッチングが遅れる、ゆえに周波数が下がる、でした。
ならば、コンパレータの ON / OFF 感度ってそんなに低いのか？と云うことですが、これをあまり調べないで進んでしまったのが検討抜けだったようです。
また、対策として高域の利得が落ちないようなフィルタを構成するためにコンデンサを入れたわけですが、そもそも参照電圧が 1V に対して 9V の出力を得るために 1 / 9 に落としていたのですが、では参照電圧を 9V にして出力電圧をそのままコンパレータに入れたらリップル振幅は下がらないから同じことではないか、という疑問も出てくるわけです。実はこれはすでに調査済みで、上手くいきません。その理由をもう少し考えておけば混乱が避けられたわけですが。
謎掛けばっかりみたいでわかりにくいと思うので、先に結論をいっておきます。
・コンパレータの閾値幅は 10mV 以下。シミュレーションでの実測。
・コンパレータへの信号振幅が問題なのではなくて、コンデンサにより位相が進んでいたのが功を奏していた。
・出力コンデンサの容量が大きくなると、充放電電流に対して出力電圧が遅れるためリップル電圧の位相が遅れていた。
まずは波形を見てみましょう。参照電圧を 9V にして、出力電圧を直接コンパレータに入力した場合です。当然 C2 はありません。
出力コンデンサは 10uF、負荷抵抗は 50Ω です。
一番下の V(n004) がコンパレータの入力電圧です。V(n005) は参照電圧ですのでこの電圧でスライスされます。
なんと残留リップルが 100mV 越えです。周波数も 50KHz 程度に下がってしまっています。
I(L1) がコイル電流ですが、それをコンデンサで充電して電流電圧変換したところが V(n003) になるわけですが、よくみると位相がかなり遅れています。センタークロス時間差にして 5.5usec 周期が 20usec ですから、90°強というところです。
この遅れのおかげで、コンパレータでの次の反転が遅れるため、その間にコイル電流がどんどん上昇してしまい、リップルが増えるという結果になっていたわけです。
参照電圧を 1V に戻してアッテネータを入れてコンデンサも入れてもう一度見てみます。
I(L1) に対する V(n003) の遅れ量は位相としては 90°強なのは同じですが、コンパレータの入力電圧 V(n004) では 1.5usec 程度で周期が 9.7usec ぐらいですから、56°に収まっています。いずれの波形も歪みが多いので位相の測定はかなりいい加減ですが。
このことにより、コイル電流のスイッチング遅れが適当な範囲に収まり制御周波数も上がるというわけです。
なお出力コンデンサに ESR があった場合も同じで、位相遅れが改善されるため（？）制御周波数が思いっきり上がる、ということになります。
これらのことから位相進みを入れることで、コンパレータでの応答が良くなるため制御周波数が上がると同時にリップルも少なくなります。
では、出力コンデンサをもっと大きくして位相進みももっと掛ければ、制御周波数を高めに保ったままリップルを少なくできるのでは？と考えたくなりますが、ちょっとやってみたところ上手くいきません。どこかにリミットがあるようです。
この一因として、コイルに印加された電圧が、コイルで電流に変換されその際に積分特性を示すので一次関数を描き、この電流がコンデンサで電圧に変換される際さらに積分されるので二次関数になります。そうすると所定のリップル振幅を得るのに時間が掛かり、結果として制御周波数が下がってしまうことになります。そこに軽負荷問題が絡みますから複雑で公式化するのは難しそうです。
ちょっとここで気になることが出てきました。先ほどの説明の通り、コンデンサにはコイルに印加された電圧を二階積分した電圧が現れます。ということは少なくとも高域では位相は 180°遅れます。で、どこかにゲイン交点があったらそこでは不安定条件を満たしてしまい、挙動不審になるはずです。で、位相進みというのはこれを補償するという意味が本来主のようですが、実際にはなくても安定に動くように見えます。この理由がわかりません。ただ、リップル波形はなまっているのですが、コンパレータを通すと矩形波に変わります。これがもしかしたら微分効果をもたらしているのかも知れません。
では、今の位相進み量は最適か？というと結論から言うとまずまずのようです。ちょっとやってみるとコンデンサの容量を増やしたからと云って良くなるわけでもなく、もちろん小さければ効きが悪くなります。要は制御周波数になりそうなところで位相進みが最も働くところ、ということになります。
確認してみます。回路図はこうです。
特性はこうです。
位相が最も進むのは、58KHz で 53°です。ちなみに制御周波数の 100KHz 付近だと、49°の改善になります。もう少し容量が小さくても良さそうです。ただし、この位相進みコンデンサは IC メーカのアプリケーションノートなどによると、ループ特性の改善に使う、となっていて（やっぱり目的は違うけど似たようなものがありました）、別の角度からも確認しながら決めないといけないようです。多分出力電圧を FFT しながらみればいいとは思いますが。
もう一つ修正があります。
フィードバックの帯域として、参照電圧に対する出力電圧で基準利得 19dB に対して -3dB のところということで、20KHz ぐらいかと云いましたが、これは間違いでループ特性はコンパレータの入力で見なくてはいけません。
こうなりました。
なんと帯域が 1.6MHz もあります。
だから負荷変動に対する応答も 1 ～ 2 パルスで応答しているんですね。なんで制御周波数より広い帯域がもてるのでしょうか。PLL では位相比較周波数より帯域を広げることは出来ませんでした。
こちらもご覧下さい。
「そうだったのか、PLL」＞「不都合な真実？！！」（その１）
http://blogs.yahoo.co.jp/susanoo2001_hero/7412934.html
「そうだったのか、PLL」＞「不都合な真実？！！」（その２）
http://blogs.yahoo.co.jp/susanoo2001_hero/7432925.html
「そうだったのか、PLL」＞「不都合な真実？！！」（その３）
http://blogs.yahoo.co.jp/susanoo2001_hero/7478211.html
確かに PLL の場合は、位相比較結果は次のエッジに来ないと正しい値が出てきません。
ところが DC - DC コンバータは、あるタイミングで電圧が基準電圧より下がった、と検出されたらスイッチは ON になるので、それから流れ出すコイル電流はすべて制御信号として意味があり有効です。実は連続制御なのです。ただ印加電圧が 2 値になっているだけです。ですので参照電圧が変化してコンパレータが反転したら、コイル電流は即座に変化しだし追従します。
この辺も私は思い込みをしていたので、データに対して正しい見方をすることが出来ていませんでした。反省です。
LTspice：「それにしても出てくるのが五月雨式じゃね？」
画蔵：「う～ん、面目ない」
LTspice：「やる前によく考えろよな。こっちだってあっちこっちデータを計算させられて大変なんだ」
画蔵：「やかましい！ツールの分際で生意気だ。アンインストールしてやる！」
LTspice：「ほほう、やってみたら？」
画蔵：「なあ、相棒。なかよくやろうぜ」
さて大分理解が深まってきたようです。次回は設計プロセスを整理してみようと思います。
LTspice：「要するに難しくてよく分からない、だろ？」
画蔵：「やかましい！」
思いつくことを色々書いてみて一晩経ってみると、もやもやしていること、思い違いをしていることなどが頭に浮かんできます。いわばドツボに嵌った状態なのかも知れません。
一言だけ言わせて下さい。
「アナログ回路なんてキライだ！」
さて、多少すっきりしたので少し整理しながら書いてみます。発散する可能性大ですが。ええ、利得 1、位相が 180°に近づきつつあります。
まず、最初の方でなぜコンデンサ C2 = 1000pF で上手くいったかへの考察として、出力コンデンサを大きくすると残留リップルが減る、コンパレータへの入力振幅が小さくなるので、スイッチングが遅れる、ゆえに周波数が下がる、でした。
ならば、コンパレータの ON / OFF 感度ってそんなに低いのか？と云うことですが、これをあまり調べないで進んでしまったのが検討抜けだったようです。
また、対策として高域の利得が落ちないようなフィルタを構成するためにコンデンサを入れたわけですが、そもそも参照電圧が 1V に対して 9V の出力を得るために 1 / 9 に落としていたのですが、では参照電圧を 9V にして出力電圧をそのままコンパレータに入れたらリップル振幅は下がらないから同じことではないか、という疑問も出てくるわけです。実はこれはすでに調査済みで、上手くいきません。その理由をもう少し考えておけば混乱が避けられたわけですが。
謎掛けばっかりみたいでわかりにくいと思うので、先に結論をいっておきます。
・コンパレータの閾値幅は 10mV 以下。シミュレーションでの実測。
・コンパレータへの信号振幅が問題なのではなくて、コンデンサにより位相が進んでいたのが功を奏していた。
・出力コンデンサの容量が大きくなると、充放電電流に対して出力電圧が遅れるためリップル電圧の位相が遅れていた。
まずは波形を見てみましょう。参照電圧を 9V にして、出力電圧を直接コンパレータに入力した場合です。当然 C2 はありません。
出力コンデンサは 10uF、負荷抵抗は 50Ω です。
一番下の V(n004) がコンパレータの入力電圧です。V(n005) は参照電圧ですのでこの電圧でスライスされます。
なんと残留リップルが 100mV 越えです。周波数も 50KHz 程度に下がってしまっています。
I(L1) がコイル電流ですが、それをコンデンサで充電して電流電圧変換したところが V(n003) になるわけですが、よくみると位相がかなり遅れています。センタークロス時間差にして 5.5usec 周期が 20usec ですから、90°強というところです。
この遅れのおかげで、コンパレータでの次の反転が遅れるため、その間にコイル電流がどんどん上昇してしまい、リップルが増えるという結果になっていたわけです。
参照電圧を 1V に戻してアッテネータを入れてコンデンサも入れてもう一度見てみます。
I(L1) に対する V(n003) の遅れ量は位相としては 90°強なのは同じですが、コンパレータの入力電圧 V(n004) では 1.5usec 程度で周期が 9.7usec ぐらいですから、56°に収まっています。いずれの波形も歪みが多いので位相の測定はかなりいい加減ですが。
このことにより、コイル電流のスイッチング遅れが適当な範囲に収まり制御周波数も上がるというわけです。
なお出力コンデンサに ESR があった場合も同じで、位相遅れが改善されるため（？）制御周波数が思いっきり上がる、ということになります。
これらのことから位相進みを入れることで、コンパレータでの応答が良くなるため制御周波数が上がると同時にリップルも少なくなります。
では、出力コンデンサをもっと大きくして位相進みももっと掛ければ、制御周波数を高めに保ったままリップルを少なくできるのでは？と考えたくなりますが、ちょっとやってみたところ上手くいきません。どこかにリミットがあるようです。
この一因として、コイルに印加された電圧が、コイルで電流に変換されその際に積分特性を示すので一次関数を描き、この電流がコンデンサで電圧に変換される際さらに積分されるので二次関数になります。そうすると所定のリップル振幅を得るのに時間が掛かり、結果として制御周波数が下がってしまうことになります。そこに軽負荷問題が絡みますから複雑で公式化するのは難しそうです。
ちょっとここで気になることが出てきました。先ほどの説明の通り、コンデンサにはコイルに印加された電圧を二階積分した電圧が現れます。ということは少なくとも高域では位相は 180°遅れます。で、どこかにゲイン交点があったらそこでは不安定条件を満たしてしまい、挙動不審になるはずです。で、位相進みというのはこれを補償するという意味が本来主のようですが、実際にはなくても安定に動くように見えます。この理由がわかりません。ただ、リップル波形はなまっているのですが、コンパレータを通すと矩形波に変わります。これがもしかしたら微分効果をもたらしているのかも知れません。
では、今の位相進み量は最適か？というと結論から言うとまずまずのようです。ちょっとやってみるとコンデンサの容量を増やしたからと云って良くなるわけでもなく、もちろん小さければ効きが悪くなります。要は制御周波数になりそうなところで位相進みが最も働くところ、ということになります。
確認してみます。回路図はこうです。
特性はこうです。
位相が最も進むのは、58KHz で 53°です。ちなみに制御周波数の 100KHz 付近だと、49°の改善になります。もう少し容量が小さくても良さそうです。ただし、この位相進みコンデンサは IC メーカのアプリケーションノートなどによると、ループ特性の改善に使う、となっていて（やっぱり目的は違うけど似たようなものがありました）、別の角度からも確認しながら決めないといけないようです。多分出力電圧を FFT しながらみればいいとは思いますが。
もう一つ修正があります。
フィードバックの帯域として、参照電圧に対する出力電圧で基準利得 19dB に対して -3dB のところということで、20KHz ぐらいかと云いましたが、これは間違いでループ特性はコンパレータの入力で見なくてはいけません。
こうなりました。
なんと帯域が 1.6MHz もあります。
だから負荷変動に対する応答も 1 ～ 2 パルスで応答しているんですね。なんで制御周波数より広い帯域がもてるのでしょうか。PLL では位相比較周波数より帯域を広げることは出来ませんでした。
こちらもご覧下さい。
「そうだったのか、PLL」＞「不都合な真実？！！」（その１）
http://blogs.yahoo.co.jp/susanoo2001_hero/7412934.html
「そうだったのか、PLL」＞「不都合な真実？！！」（その２）
http://blogs.yahoo.co.jp/susanoo2001_hero/7432925.html
「そうだったのか、PLL」＞「不都合な真実？！！」（その３）
http://blogs.yahoo.co.jp/susanoo2001_hero/7478211.html
確かに PLL の場合は、位相比較結果は次のエッジに来ないと正しい値が出てきません。
ところが DC - DC コンバータは、あるタイミングで電圧が基準電圧より下がった、と検出されたらスイッチは ON になるので、それから流れ出すコイル電流はすべて制御信号として意味があり有効です。実は連続制御なのです。ただ印加電圧が 2 値になっているだけです。ですので参照電圧が変化してコンパレータが反転したら、コイル電流は即座に変化しだし追従します。
この辺も私は思い込みをしていたので、データに対して正しい見方をすることが出来ていませんでした。反省です。
LTspice：「それにしても出てくるのが五月雨式じゃね？」
画蔵：「う～ん、面目ない」
LTspice：「やる前によく考えろよな。こっちだってあっちこっちデータを計算させられて大変なんだ」
画蔵：「やかましい！ツールの分際で生意気だ。アンインストールしてやる！」
LTspice：「ほほう、やってみたら？」
画蔵：「なあ、相棒。なかよくやろうぜ」
さて大分理解が深まってきたようです。次回は設計プロセスを整理してみようと思います。