前回は、PLL は一次系制御ループなので開ループ特性の位相遅れがいつも 90 度なので本来なら絶対に安定なはず、といいました。
もちろんこういうわけにはいきません。それが PLL のややこしさにつながっているのだと思います。
では、私が思いつく範囲で問題点を挙げてみます。
１．位相比較は連続的に行うのではなく、離散的に行われている。
位相比較は比較する信号同士の位相差を検出します。従って、位相を検出するタイミングでしか位相差が検出できません。そしてその検出出力と制御の結果の確認が出来るのが次の位相比較タイミングになります。
ということで、ループとしては遅延要素かゼロ次ホールドなのかよく分かりませんが、そのような特性がもれなく入ってきます。従って応答特性としてはその周期より早くすることは不可能なわけです。実際にはもっと低い周波数までしか帯域が取れません。
たとえば、位相比較タイミングが 1ms 単位なら、1KHz の信号に対しては丸々１波形遅れることになりますから、位相遅れは 360 度。
100Hz に対しては、36 度。10Hz でやっと 3.6 度ということで、気にならなくなります。もちろんもう少し早くしたいなら、応答の安定性とのトレードオフになります。このことをまず頭に入れておく必要があります。
２．位相比較ノイズの存在。これの除去のためのフィルタが必要
「scilab で遊ぼう」の中でしらっとノイズ除去 LPF が入っていますが、これは位相比較器の出力を見てもらうと分かるように、位相比較成分である、sin(a) x sin(a+b) ＝ c + d x cos(2a) の c の相当しますが、この c に cos(2a) つまり位相比較周波数の２倍の周波数が加算されています。これはノイズとなって除かなくてはいけません。またパルスのエッジ比較によって位相差を検出する場合も、それによって発生した位相差パルスを均して、VCO への制御信号とする必要があります。
ということでこのノイズ除去フィルタももれなく付いてきて、このフィルタのおかげで位相が遅れます。
具体的に云うと、前項と同じ位相比較周波数が 1KHz ならばノイズ成分は 2KHz になります。そこでこの成分を 1/100 にしたいなら、たとえばカットオフ周波数 20Hz の一次の LPF を搭載しますが、この場合 10Hz（仮の帯域）での位相遅れは約 20 度になりますから安定性が気になり出しそうです。
１．２．について図を書いてみました。
赤の線と青の線を位相比較の結果が緑の線です。で、緑の線はもとの周波数の2倍の周波数になりますが、この正弦波自体は意味がなく、その平均値が位相差を表しています。
こちらはパルス比較により、位相差を検出させた場合です。エッジが来る度に比較が行われますので
離散的な比較になります。
３．VCO の入力電圧は周波数によって変わるため、目標周波数が中心周波数からずれている場合は位相偏差がでる。
たとえば、VCO の制御電圧が 1V が中心としていて、その時の周波数が 1KHz とします。これを外部から入ってきた 1.1KHz 信号に追従しようとすると、VCO の動作電圧が少しずれなくてはいけません。このズレ分はどうやって発生させるかというと、位相比較器において位相差を持たせることになります。つまり、本来なら位相差ゼロで動作していて欲しいのに、位相差をある程度持って動作しなくてはいけません。これを定常偏差といいます。そのままだと動作位相マージンが狭くなるので積分器か非常に大きな DC ゲインを持つフィルタを入れなくてはいけません。ゆえにこの積分器もどきのフィルタももれなく付いてきます。しかし、積分器では位相が全周波数に渡って 90 度遅れになり開ループ特性の位相遅れが 180 度になってしまい、系は不安定になります。よって、位相を戻す処置が必要になります。またしてもところがですが、この位相を戻す処置というのは高域の減衰を行わない、ということなのでそのポール周波数と前述のノイズ除去フィルタとの間にそれなりの周波数幅が必要になります。
４．ロジック回路で組んだ位相比較器は、位相差をパルスで出してくるためこれを位相差信号電圧に変換するために、コンデンサが必要であり、これが前述の積分器を兼ねることが多いので設計パラメータの独立性があまりない。
チャージポンプという回路を聞いたことがあるでしょうか。ロジック回路で位相比較器を作ると、とりあえずエッジのタイミング差を検出してパルスを発生させます。このパルスを位相差を表す電圧に直すのが、チャージポンプ回路です。具体的には、コンデンサにパルスを印加してその時間幅に応じて充電時間を決めて位相差電圧を得ます。このコンデンサのおかげで電圧になるのですが、と同時に一般的に電圧を保持させるので、ループフィルタとしての積分器の働きをします。要はコンデンサの容量は位相比較電圧変換係数を決めると同時に３で述べた積分器としての特性も決めます。
と、こんな具合に周波数特性を考えていくと、以下のようなボード線図がイメージできます。
PLL の解説書などでは、このフィルタ特性によってこういう伝達関数になるからダンピング特性が決まる、キャプチャーレンジ、ロックレンジが決まると書いてありますが、こういう見方でフィードバックサーボとして安定か、どのくらいの帯域があるのか、ゲインはどうか、などとも考察してみると良いかも知れません。
そもそも自動制御、フィードバック制御ってよく分からない、という人は別途解説あるいは良いサイトの紹介をしたいと思います。
ちょっと説明が悪く消化不良でしょうか。とりあえず今回はここまでですが、質問、疑問、ツッコミは歓迎ですので、コメントを下さい。
もちろんこういうわけにはいきません。それが PLL のややこしさにつながっているのだと思います。
では、私が思いつく範囲で問題点を挙げてみます。
１．位相比較は連続的に行うのではなく、離散的に行われている。
位相比較は比較する信号同士の位相差を検出します。従って、位相を検出するタイミングでしか位相差が検出できません。そしてその検出出力と制御の結果の確認が出来るのが次の位相比較タイミングになります。
ということで、ループとしては遅延要素かゼロ次ホールドなのかよく分かりませんが、そのような特性がもれなく入ってきます。従って応答特性としてはその周期より早くすることは不可能なわけです。実際にはもっと低い周波数までしか帯域が取れません。
たとえば、位相比較タイミングが 1ms 単位なら、1KHz の信号に対しては丸々１波形遅れることになりますから、位相遅れは 360 度。
100Hz に対しては、36 度。10Hz でやっと 3.6 度ということで、気にならなくなります。もちろんもう少し早くしたいなら、応答の安定性とのトレードオフになります。このことをまず頭に入れておく必要があります。
２．位相比較ノイズの存在。これの除去のためのフィルタが必要
「scilab で遊ぼう」の中でしらっとノイズ除去 LPF が入っていますが、これは位相比較器の出力を見てもらうと分かるように、位相比較成分である、sin(a) x sin(a+b) ＝ c + d x cos(2a) の c の相当しますが、この c に cos(2a) つまり位相比較周波数の２倍の周波数が加算されています。これはノイズとなって除かなくてはいけません。またパルスのエッジ比較によって位相差を検出する場合も、それによって発生した位相差パルスを均して、VCO への制御信号とする必要があります。
ということでこのノイズ除去フィルタももれなく付いてきて、このフィルタのおかげで位相が遅れます。
具体的に云うと、前項と同じ位相比較周波数が 1KHz ならばノイズ成分は 2KHz になります。そこでこの成分を 1/100 にしたいなら、たとえばカットオフ周波数 20Hz の一次の LPF を搭載しますが、この場合 10Hz（仮の帯域）での位相遅れは約 20 度になりますから安定性が気になり出しそうです。
１．２．について図を書いてみました。
赤の線と青の線を位相比較の結果が緑の線です。で、緑の線はもとの周波数の2倍の周波数になりますが、この正弦波自体は意味がなく、その平均値が位相差を表しています。
こちらはパルス比較により、位相差を検出させた場合です。エッジが来る度に比較が行われますので
離散的な比較になります。
３．VCO の入力電圧は周波数によって変わるため、目標周波数が中心周波数からずれている場合は位相偏差がでる。
たとえば、VCO の制御電圧が 1V が中心としていて、その時の周波数が 1KHz とします。これを外部から入ってきた 1.1KHz 信号に追従しようとすると、VCO の動作電圧が少しずれなくてはいけません。このズレ分はどうやって発生させるかというと、位相比較器において位相差を持たせることになります。つまり、本来なら位相差ゼロで動作していて欲しいのに、位相差をある程度持って動作しなくてはいけません。これを定常偏差といいます。そのままだと動作位相マージンが狭くなるので積分器か非常に大きな DC ゲインを持つフィルタを入れなくてはいけません。ゆえにこの積分器もどきのフィルタももれなく付いてきます。しかし、積分器では位相が全周波数に渡って 90 度遅れになり開ループ特性の位相遅れが 180 度になってしまい、系は不安定になります。よって、位相を戻す処置が必要になります。またしてもところがですが、この位相を戻す処置というのは高域の減衰を行わない、ということなのでそのポール周波数と前述のノイズ除去フィルタとの間にそれなりの周波数幅が必要になります。
４．ロジック回路で組んだ位相比較器は、位相差をパルスで出してくるためこれを位相差信号電圧に変換するために、コンデンサが必要であり、これが前述の積分器を兼ねることが多いので設計パラメータの独立性があまりない。
チャージポンプという回路を聞いたことがあるでしょうか。ロジック回路で位相比較器を作ると、とりあえずエッジのタイミング差を検出してパルスを発生させます。このパルスを位相差を表す電圧に直すのが、チャージポンプ回路です。具体的には、コンデンサにパルスを印加してその時間幅に応じて充電時間を決めて位相差電圧を得ます。このコンデンサのおかげで電圧になるのですが、と同時に一般的に電圧を保持させるので、ループフィルタとしての積分器の働きをします。要はコンデンサの容量は位相比較電圧変換係数を決めると同時に３で述べた積分器としての特性も決めます。
と、こんな具合に周波数特性を考えていくと、以下のようなボード線図がイメージできます。
PLL の解説書などでは、このフィルタ特性によってこういう伝達関数になるからダンピング特性が決まる、キャプチャーレンジ、ロックレンジが決まると書いてありますが、こういう見方でフィードバックサーボとして安定か、どのくらいの帯域があるのか、ゲインはどうか、などとも考察してみると良いかも知れません。
そもそも自動制御、フィードバック制御ってよく分からない、という人は別途解説あるいは良いサイトの紹介をしたいと思います。
ちょっと説明が悪く消化不良でしょうか。とりあえず今回はここまでですが、質問、疑問、ツッコミは歓迎ですので、コメントを下さい。