こんかいは、この回路の動作原理の解説です。
ITFのソースを眺めていて思い立ったことがあります。。
信号線にロジックICなどを追加して、ROMから読み出されるデータを改変してしまうことはできないのでしょうかと。
この方法には、実は２とおりのやり方があります。
1つはROMから出力されるデータ信号を変更する方法、もう1つはROMに送るアドレス信号を変更する方法です。
しかし、Intelのデータシートによると、このFlashメモリをバイト動作させた際の出力にはどうも怪しい挙動があるように見えます。（英語なので細かなニュアンスが判らない事が多いです。）
データ線にゲートを挟んでしまうと、チップに対しての入力が出来なくなるので、どういう障害が起こるか判らない。ということで、不安要素が多いです。
そういうことで、こんかいはアドレス交換型を中心に設計を進めることにしました。
アドレス交換型は、FlashROMのアドレス線から信号を引き出し、さらにこの部分のアドレス線にゲートを追加して、出力が目的とする２つのアドレスとなった際に、マザーボードからROMに送られるアドレス線の極性を反転させてやることになります。
ところで目的とするアドレスはそれぞれ、二進数18Bit表記では
3B8CCh 11|1011|1000|1100|1100
3B8D0h 11|1011|1000|1101|0000
であることがわかりました。このように下位3Bit目から3Bit分が反転しています。
（注：当方にはRa266WRしかないので、アドレスは一応当該機のROM上の物理アドレス）
結果として、このRa266WRでは、3本の足上げと回路の追加でTuaratinが起動阻害なく、動作することになります。
しかし、よく考えたら3Bit分もゲートを追加せねばならないのです。この確立は1/8です。 この機種を買った自分がうらめしいです。。仕方ないな。
データ変更型も設計はしてみましたが、細かいところで詰めが甘い感じで、実施設計には至っていません。
もっとも、このタイプはどの機種にも適用できるメリットがあります。
試作した装置です。