【EDA】Cadence、STARCの実設計フローで50%の低消費電力化を実現


Cadence Design Systemsは6月8日、自社の設計プラットフォーム「Encounter」を用い、半導体理工学研究センター(STARC)の実設計フローで50%の低消費電力化に成功したと発表した。CadenceのデジタルIC設計プラットフォーム「Encounter 4.2」を用いることで、フロアプランニングや配置配線機能を含む実設計フロー「STARCAD-21 Cadence Flow Version 2.0」を構築したもの。すでに同フローを導入し、90nmプロセスの設計の短TAT化も実証しているという。

詳細はhttp://www.cadence.com

【EDA】インターデザインなど5社がSTARCの協調検証技術を事業化


半導体理工学研究センター(STARC)とインターデザイン・テクノロジーは6月9日、STARCのハードウェア/ソフトウェア協調検証ツールを製品化すると発表した。STARCが開発したハードウェア/ソフトウェア高速協調検証技術をインターデザインにライセンス供与し、インターデザインが製品化する。また、製品化に関するエンジニアリングサービスやツールの販売を、インターデザインの他、アドバンスドデータコントロールズ、アプリスター、沖ネットワークエルエスアイ、キャッツと協力して行っていくと発表した。



EDA●STARCの高速ハード-ソフト協調検証,インターデザインが市販ツールに


「和製」の高速なハードウェア-ソフトウェア協調検証ツールが市場に登場することになった。同ツールの技術を開発した半導体理工学研究センター(STARC)が,国内EDAベンダーのインターデザイン・テクノロジー(本社:東京都)に,同技術のライセンスを供与し,インターデザインがそれをベースにハード-ソフト協調検証ツールの開発と製品化を行う。
http://techon.nikkeibp.co.jp/article/NEWS/20050609/105631/


EDA●LSIの仕様記述からの自動合成パス,インターデザインらが構築


 インターデザイン・テクノロジーは,LSIのシステム・レベル設計支援EDAツール「VisualSpec」に,システム記述をグラフィカルに入力できるオプションを付けた「VisualSpec/eMSCツールスイートV1.2」を発表した。所望の仕様をeMSCと呼ぶ形式でグラフィカルに定義すると,既存の動作合成ツールの入力データが得られる。このデータを動作合成,論理合成,自動レイアウトと順番に処理することで,仕様記述からLSIを自動設計するパスが構築できる。


http://techon.nikkeibp.co.jp/article/NEWS/20050606/105488/

EDA●ルネサス,社内EDAに米VerificのHDLフロント・エンド・ツールを導入

 米Verific Design Automation Inc.は,ルネサス テクノロジがVerificのHDLフロント・エンド・ツールのソフトウェア部品を導入したと発表した。ルネサスは社内のEDAツールに,この部品を適用する。


http://techon.nikkeibp.co.jp/article/NEWS/20050606/105486/


EDA●NECのC言語入力の動作合成,世界進出を図る


 NECとNECエレクトロニクスが開発・実用化した,C言語入力の動作合成ツール「Cyber」が世界市場へデビューする。2005年6月13日から米国カリフォルニア州Anaheimで開催の42nd Design Automation Conference (DAC2005)の展示会に出展する。今回の出展に当たり,五つのポイント・ツールを追加した。動作合成ツール単体ではなく,C言語をベースにした設計・検証統合EDA環境「CyberWorkbench」として,紹介する。


http://techon.nikkeibp.co.jp/article/NEWS/20050605/105459/


●Dataquestも2005年の半導体市場予測を上方修正,前年比+5.9%
http://techon.nikkeibp.co.jp/article/NEWS/20050601/105363/


 ガートナ・ジャパンは,米Gartner,Inc.の半導体市場予測を発表する講演会を,6月1日に都内で開催した。5月31日に発表されたWSTSの市場予測に続いて,Gartner Datequestも,2005年の市場規模の予測を上方修正した。同社は2005年2月に発表した予測では,3.4%増としていたが,今回は5.9%増に引き上げた。



【MePデモキャラバン】 沖ネットワークエルエスアイ
ボトルネックになる機能のハードウェア化を支援,
沖ネットワークLSIがMeP搭載LSI向け支援サービスを紹介

http://techon.nikkeibp.co.jp/LOC/MEP/partner/article/oki20050601.html


 沖ネットワークエルエスアイは「第4回MeP デモ・キャラバン」で,ワイヤレス市場やデジタル家電市場に向けたMeP搭載システムLSIの設計支援サービスを紹介した。ARMを使った設計経験が豊富であり,すでに100件を越える設計実績がある。独自開発したAMBA(Advanced Microcontroller Bus Architecture)バス対応のIP群を備えており,フロントエンド設計を中心にデザイン・ソリューション・ビジネスを展開している。

 こうした実績をベースに,ARM,沖ネットワークエルエスアイが所有するIP群,それにメディア処理を実行するMePを加え,同社が得意とするワイヤレス市場や,拡大しているデジタル家電市場へ向けたLSIの設計支援サービスを展開する。

 また同社はSystemCベースのTLM(transaction level modeling)に基づくMeP搭載LSIを設計する高位設計環境を保有している。この環境を利用して,アルゴリズムやソフトウェアでボトルネックになる部分をハードウェア化するための支援を行う。具体的には,AMBAバスに接続可能なトランザクション・レベルのモデル開発,MePを利用したハードウェア・エンジンの機能確認,AMBAバス・ベースの性能評価などのサービスを提供する。


 英Celoxica, Ltd.は,同社のC言語「Handel-C」入力の合成ツール「DK Design Suite」の最新版「DK4」を発表した。これまでの製品は,「汎用的な」RTLデータを出力していたが,今回の製品から米Synopsys, Inc.の論理合成ツール「Design Compiler」に最適なRTLデータを出力できるようにしたという。
http://techon.nikkeibp.co.jp/article/NEWS/20050531/105298/

 米Arithmatica, Inc.は,データパス合成ツール「CellMath Designer」と「CellMath Builder」を発表した。同社が「A+」と呼ぶ加算器の技術と「Ax」と呼ぶカウンタの技術などによって,同じ演算性能のデータパスを既存の手法に比べて,最大で40%の小面積で実現できるという。すでに東芝やディジタルメディアプロフェッショナルが,同ツールを導入した。
http://techon.nikkeibp.co.jp/article/NEWS/20050531/105301/

「V-by-One」

テーマ:

●ザイン,独自開発の高速シリアル伝送のLSIを年内量産
 ザインエレクトロニクスは,2005年5月31日に東京都内で技術説明会を開催し,5m~10mの距離を1対の差動信号線で伝送可能な独自の高速シリアル・インタフェース規格「V-by-One」について開発の現状と今後の計画を明らかにした。V-by-Oneに準拠した送信/受信LSI「THCV213/214」のサンプル出荷を2005年第3四半期,量産出荷を2005年第4四半期から開始するという。V-by-Oneについては2004年10月に技術の概要を明らかにしていたが,今回,実現技術の詳細などに初めて言及した。
http://techon.nikkeibp.co.jp/article/NEWS/20050531/105305/


 V-by-Oneは,画像伝送に最適化して開発したデジタル・インタフェース規格である。信号の入出力レベルにはLVDSを用いる。ボード上の信号周波数は約1GHzである。従来のCMOS/TTL方式と比べて,ケーブルの本数を約1/10に削減できる。これにより,ケーブルやコネクタのコストを減らせる。


 まずは車載、いずれはHDTVプロジェクタへ


 ザインエレクトロニクスは,V-by-Oneを業界標準のインタフェースに育てる考えである。このために,「技術を囲い込まずに,可能な限りオープンにする」(ザインエレクトロニクス)という。ユーザーや半導体メーカーから,ライセンス料やロイヤリティを徴収しないことも検討しているもよう。



関連記事

http://www.thine.co.jp/news/press_041006.htm

2004年10月6日
次世代カーマルチメディア用伝送技術V-by-One(TM)開発のお知らせ
-ITSなどインテリジェント化が進む自動車内情報伝送ケーブルを90%超削減-