「作りながら学ぶコンピュータアーキテクチャ」5.4.5の途中まで

仕事でばたばたしていたら結局1ヶ月以上間が空いてしまいました。

POCOのVerilog記述を読み直し、納得ができたところでコード入力をしました。

改めて感じたのは、同じような信号名であっても単に接続する配線だったり、処理をして値を決めなければいけなかったりしてVerilogでどの位記述するかにかなり差が出ることがあるということです。

頭で考えると難しいですが接続図を見ながらなら自然に分かります。ハードの記述では接続図を作るのが大事なんですね。