使いながら覚える！CPLD Part 2 ～RTL Viewer～
トランジスタ技術２００８年１２月号とMAX II Micro Kitを実際に使ってCPLDとVerilog HDLを習得していこうという企画です。
前回記事はこちら
今回も前回同様第2部第4章ですが前回の宿題となっていたRTL Viewerの表示です。
少してこずりましたが何とかなりました＾＾
ちゃんとトラ技2008年12月号124ページと同じ図になっています。
ではてこずった部分の解説を
１．RTL Viewerの起動の仕方
メニュー → Tools → Netlist Viewers → RTL Viewer
こちら の12-5ページを参考にしました。
ただし、一度プロジェクトをコンパイルした状態でなければいけません。
２．コンパイル
メニュー → Processing → Start Compilation
（そこそこ時間が掛かります。）
ここでエラーが出ている場合はRTL Viewrで開けません。
私の場合『Error: Top-level design entity "picemu" is undefined』
３．トップレベルエンティティ
調べてみるとトップレベルの設定が正しくないということで、mProgMemをとりあえずのトップレベルエンティティに設定することで対応できそうです。
こちら を参考にしました。
操作としては
メニュー → Assignments → Device → (Category:)General → Top-level entity:
ここを『．．．』(参照)から『mProgMem』を選択して『OK』→『OK』の後再度コンパイルします。
多少WarningsがあってもerrorがなければRTL Viewerで確認できます。
あとはRTL Viewerを起動すればブロック図の確認ができます。
次回は本モジュール単体のシミュレーションを出来ればと思います。