メモリ不足が変える、古い部品の技術的寿命
Googleが、退役したサーバーからDDR4メモリを回収し、新世代のAIサーバーへ組み戻している。
一見すると、世界的なメモリ不足に追い詰められた末の苦肉の策に見える。最新のTPUを並べるAIサーバーに、世代遅れのDDR4を持ち込むのだから、ちぐはぐな構成にも思える。
しかし、AIサーバーが必要とするメモリは一種類ではない。演算器へ大量のデータを送り込むにはHBMが要るし、CPUが頻繁に参照するデータには、ローカルDRAMの低い遅延が効く。その一方で、メモリ上に置かれたデータのすべてが、常に最高の帯域と応答性を必要とするわけではない。
速度の異なるメモリを階層化できるなら、古いDDR4にも新しい役割が生まれる。
Googleの取り組みが示しているのは、廃棄部品の再利用だけではない。主記憶として役目を終えたメモリを、別の階層へ移して使い続けるという、メモリの技術的寿命の再定義である。
AIサーバーは「速さ」より「置き場所」が足りなくなった
AIインフラの制約は、演算能力からメモリへ移りつつある。
GoogleがSEMICON Taiwan 2026で示した説明では、問題はHBMの帯域だけに限られない。メモリ容量の上限、帯域、遅延、電力効率が、それぞれ異なる制約として挙げられている。第8世代TPUでも、チップ上のSRAM、TPU近傍のHBM、ホスト側のメモリ、ストレージが別の役割を担う。KVキャッシュについては、TPU 8iのオンチップSRAMやHBMに置くほか、TurboQuantによって容量そのものを圧縮する取り組みも進められている。
それでも、圧縮だけで物理的な容量不足が消えるわけではない。モデル、KVキャッシュ、パラメーター、分散キャッシュなどを置く場所が足りなければ、演算器が余っていてもサーバーを追加することになる。
問題は容量だ。
ここで分けて考える必要があるのが、帯域不足と容量不足である。
HBMは、数TB/s級の帯域でTPUやGPUへデータを供給する。DDR4は同じ仕事を代替できない。しかし、サーバーを増やす理由がメモリ容量にあるなら、すべてのデータをHBMへ置く必要もない。アクセス頻度の低いデータを、少し遅い別の階層へ逃がせればよい。
GoogleがSEMICON Taiwan 2026で示した説明では、問題はHBMの帯域だけに限られない。メモリ容量の上限、帯域、遅延、電力効率が、それぞれ異なる制約として挙げられている。第8世代TPUでも、チップ上のSRAM、TPU近傍のHBM、ホスト側のメモリ、ストレージが別の役割を担う。KVキャッシュについては、TPU 8iのオンチップSRAMやHBMに置くほか、TurboQuantによって容量そのものを圧縮する取り組みも進められている。
それでも、圧縮だけで物理的な容量不足が消えるわけではない。モデル、KVキャッシュ、パラメーター、分散キャッシュなどを置く場所が足りなければ、演算器が余っていてもサーバーを追加することになる。
問題は容量だ。
ここで分けて考える必要があるのが、帯域不足と容量不足である。
HBMは、数TB/s級の帯域でTPUやGPUへデータを供給する。DDR4は同じ仕事を代替できない。しかし、サーバーを増やす理由がメモリ容量にあるなら、すべてのデータをHBMへ置く必要もない。アクセス頻度の低いデータを、少し遅い別の階層へ逃がせればよい。
CXLが、古いDDR4に新しい接続先を与えた
従来のサーバーでは、CPUソケットに接続できるDRAMの本数と容量に限界があった。メモリ容量だけが足りなくても、DIMMスロットを使い切れば、サーバーを増やす必要がある。CPU、ネットワーク、ストレージに余力が残っていても、メモリが先に尽きる。
CXL（Compute eXpress Link）は、この制約を緩め、足りないスロットを、CPUソケットの外へ広げる。
PCI Expressを物理層として利用し、CPUからメモリとして扱える容量を外部へ拡張する。CPU直結のDRAMより帯域は狭く、遅延も増えるが、ストレージへ退避するよりは速い。CXL 2.0以降は、複数ホスト間でのメモリプールも主要な用途に含めている。
ここで新しいのは、CXLにDRAMを接続すること自体ではない。CXLは当初から、DDRを使った容量拡張とストレージクラスメモリの両方を想定していた。
見方が変わるのは、その容量層を最新の専用品で作るとは限らなくなった点にある。
新しいサーバーに載せられなくなったDDR4を回収し、CXLを介して接続する。主記憶としては世代遅れでも、NANDへ落とすには速さが惜しい、同じアドレス空間上で扱いたいデータを受け持たせる。HBMやローカルDDR5と、NANDや遠隔ストレージの間に、償却済みのDRAMを置く構成である。
最新のメモリ階層を、最新のメモリだけで作る必要はない。
新しいメモリが埋めるはずだった空白
DRAMとNANDの間には、長いあいだ大きな空白があった。
DRAMは数十nsで読み書きできるが、電源を切ればデータが消え、容量当たりの価格も高い。NANDは不揮発で大容量化しやすいが、読み出しはμs級となり、書き換え回数にも制約がある。両者の長所を併せ持つ記憶素子が実用化されれば、主記憶とストレージの境界そのものが消えると期待された。
その候補が、相変化材料を使うPCM、磁化方向で記録するSTT-MRAM、抵抗変化を利用するReRAMだった。メモリスタも、抵抗が過去の電流を記憶する「第4の回路素子」として提唱され、ReRAMとの関係から次世代メモリとして注目された。これらはまとめて、DRAMに近い応答性と、ストレージに近い不揮発性を狙うストレージクラスメモリと呼ばれてきた。
実際に市場へ投入された例もある。IntelのOptaneは、3D XPointを用いてDRAMとNANDの間を埋めようとした。だが、Intelは2022年にOptane事業の縮小を始め、同年に7億2300万ドルの在庫減損を計上した。新しい記憶素子を量産し、専用コントローラとソフトウェアを整え、既存のDRAMやNANDに対して十分な価格差と性能差を示すことは難しかった。
そして、新型メモリの実用化を待つ間に、空白の上下にいた既存技術が動いた。
NANDはSLC化、多プレーン化、コントローラの並列化によって上へ進んだ。DRAMはCXLによってメモリスロットの外へ降りてきた。新しい記憶素子が入るはずだった領域は、NANDの技術開発と、償却済みのDRAMによって両側から挟まれつつある。
DRAMは数十nsで読み書きできるが、電源を切ればデータが消え、容量当たりの価格も高い。NANDは不揮発で大容量化しやすいが、読み出しはμs級となり、書き換え回数にも制約がある。両者の長所を併せ持つ記憶素子が実用化されれば、主記憶とストレージの境界そのものが消えると期待された。
その候補が、相変化材料を使うPCM、磁化方向で記録するSTT-MRAM、抵抗変化を利用するReRAMだった。メモリスタも、抵抗が過去の電流を記憶する「第4の回路素子」として提唱され、ReRAMとの関係から次世代メモリとして注目された。これらはまとめて、DRAMに近い応答性と、ストレージに近い不揮発性を狙うストレージクラスメモリと呼ばれてきた。
実際に市場へ投入された例もある。IntelのOptaneは、3D XPointを用いてDRAMとNANDの間を埋めようとした。だが、Intelは2022年にOptane事業の縮小を始め、同年に7億2300万ドルの在庫減損を計上した。新しい記憶素子を量産し、専用コントローラとソフトウェアを整え、既存のDRAMやNANDに対して十分な価格差と性能差を示すことは難しかった。
そして、新型メモリの実用化を待つ間に、空白の上下にいた既存技術が動いた。
NANDはSLC化、多プレーン化、コントローラの並列化によって上へ進んだ。DRAMはCXLによってメモリスロットの外へ降りてきた。新しい記憶素子が入るはずだった領域は、NANDの技術開発と、償却済みのDRAMによって両側から挟まれつつある。
NANDは下から、再利用DDR4は上から入ってくる
NAND側から中間階層を狙う例が、キオクシアのKIOXIA XL1である。
これは、低遅延フラッシュのXL-FLASHをCXLで接続し、アクセス頻度の低いデータをDRAMから移すメモリ拡張モジュールである。キオクシアは、DRAMとSSDの性能・価格差を埋める製品と位置づけ、2026年8月から協力企業向けの評価サンプルを出荷するとしている。
ただし、XL1の容量、帯域、IOPS、モジュールとしての遅延は公表されていない。公表済みなのは、記憶素子であるXL-FLASHの読み出し遅延が5μs未満、ページサイズが4KBというところまでである。同じXL-FLASHを使う別製品のGP1は、512バイトのランダム読み出しで1000万IOPSを掲げるが、これはNVMe SSDとしての性能であり、XL1の仕様ではない。
それでも、数字の単位が階層の違いを表している。
XL-FLASHの読み出しはμsで表される。一方、MetaがCXLで接続したDDR4の遅延は約250ns、すなわち0.25μsである。システムも測定条件も異なるため単純な性能比較はできないが、NANDがどれほど高速化しても、細粒度アクセスではDRAMとの間にまだ距離がある。
XL1は大容量と不揮発性を生かし、NAND側から中間階層へ上がる。再利用DDR4は低遅延と既存在庫を生かし、DRAM側から同じ領域へ下りる。両者は異なる階層を担い、ローカルDRAM、CXL接続DRAM、高速NAND、一般的なSSDという、さらに細かな構造を作る可能性が高い。
ここでも、登場年と階層上の位置は一致しない。
新品のXL-FLASHより、使い古したDDR4の方が高速な階層を担う。部品の価値を決めるのは製造年より、その場所で必要な性能を満たせるかどうかである。
これは、低遅延フラッシュのXL-FLASHをCXLで接続し、アクセス頻度の低いデータをDRAMから移すメモリ拡張モジュールである。キオクシアは、DRAMとSSDの性能・価格差を埋める製品と位置づけ、2026年8月から協力企業向けの評価サンプルを出荷するとしている。
ただし、XL1の容量、帯域、IOPS、モジュールとしての遅延は公表されていない。公表済みなのは、記憶素子であるXL-FLASHの読み出し遅延が5μs未満、ページサイズが4KBというところまでである。同じXL-FLASHを使う別製品のGP1は、512バイトのランダム読み出しで1000万IOPSを掲げるが、これはNVMe SSDとしての性能であり、XL1の仕様ではない。
それでも、数字の単位が階層の違いを表している。
XL-FLASHの読み出しはμsで表される。一方、MetaがCXLで接続したDDR4の遅延は約250ns、すなわち0.25μsである。システムも測定条件も異なるため単純な性能比較はできないが、NANDがどれほど高速化しても、細粒度アクセスではDRAMとの間にまだ距離がある。
XL1は大容量と不揮発性を生かし、NAND側から中間階層へ上がる。再利用DDR4は低遅延と既存在庫を生かし、DRAM側から同じ領域へ下りる。両者は異なる階層を担い、ローカルDRAM、CXL接続DRAM、高速NAND、一般的なSSDという、さらに細かな構造を作る可能性が高い。
ここでも、登場年と階層上の位置は一致しない。
新品のXL-FLASHより、使い古したDDR4の方が高速な階層を担う。部品の価値を決めるのは製造年より、その場所で必要な性能を満たせるかどうかである。
Metaは「遅いDRAM」がサーバーを減らすことを示した
その成立例が、MetaのVistaraである。
Vistaraは、退役サーバーから回収したDDR4 DIMMをCXLで新しいサーバーへ接続するためのASICである。Metaの実装では、ローカルDDR5を768GB、CXL接続のDDR4を256GB搭載し、合計1TBのメモリ空間を構成した。
性能差は大きい。ローカルDDR5の公称ピーク帯域が614GB/s、アイドル時の遅延が約130nsであるのに対し、CXL側のDDR4は76GB/s、約250nsとなる。帯域は約8分の1で、遅延もほぼ2倍になる。
それでも、使える。
メモリ上のページが均等に使われていないからだ。
頻繁に参照するページをローカルDDR5へ残し、長く使われていないページをCXL側へ移す。Metaの本番環境では、CXL側の帯域を使い切る処理は少なく、多くのワークロードが帯域より容量に制約されていた。5.1TBから20TB級のモデルを扱うMLパラメーターサーバーでは、CXLによる容量追加で必要サーバー数を20～25％減らし、スループットも4～12％改善したと報告している。
古いDDR4が最新のDDR5に勝ったわけではない。DDR5である必要のないデータをDDR4へ移した結果、余っていたCPUを使えるようになり、サーバー全体の効率が上がったのである。
この事例は、AIのメモリ問題を見る基準を変える。
最速のメモリをどれだけ搭載したかではない。速いメモリを、本当に速さが必要なデータへ集中できるか。遅いメモリを、遅さを許容できるデータへ割り当てられるか。評価すべきは、階層ごとの役割分担となる。
Vistaraは、退役サーバーから回収したDDR4 DIMMをCXLで新しいサーバーへ接続するためのASICである。Metaの実装では、ローカルDDR5を768GB、CXL接続のDDR4を256GB搭載し、合計1TBのメモリ空間を構成した。
性能差は大きい。ローカルDDR5の公称ピーク帯域が614GB/s、アイドル時の遅延が約130nsであるのに対し、CXL側のDDR4は76GB/s、約250nsとなる。帯域は約8分の1で、遅延もほぼ2倍になる。
それでも、使える。
メモリ上のページが均等に使われていないからだ。
頻繁に参照するページをローカルDDR5へ残し、長く使われていないページをCXL側へ移す。Metaの本番環境では、CXL側の帯域を使い切る処理は少なく、多くのワークロードが帯域より容量に制約されていた。5.1TBから20TB級のモデルを扱うMLパラメーターサーバーでは、CXLによる容量追加で必要サーバー数を20～25％減らし、スループットも4～12％改善したと報告している。
古いDDR4が最新のDDR5に勝ったわけではない。DDR5である必要のないデータをDDR4へ移した結果、余っていたCPUを使えるようになり、サーバー全体の効率が上がったのである。
この事例は、AIのメモリ問題を見る基準を変える。
最速のメモリをどれだけ搭載したかではない。速いメモリを、本当に速さが必要なデータへ集中できるか。遅いメモリを、遅さを許容できるデータへ割り当てられるか。評価すべきは、階層ごとの役割分担となる。
Googleは、新世代サーバーへ統合する退役サーバーから回収したDDR4について、接続規格、接続先、対象ワークロードを公表していない。そのため、GoogleのDDR4がCXL接続であり、KVキャッシュを置くためのものだと断定する根拠はない。
この留保を置いたうえでも、旧世代DRAMを新しいサーバーの容量層として使う発想そのものは、すでに現実のものとなっている。
この留保を置いたうえでも、旧世代DRAMを新しいサーバーの容量層として使う発想そのものは、すでに現実のものとなっている。
主記憶として退役しても、メモリとして死んだわけではない
サーバーの世代交代では、CPU、マザーボード、メモリがひとまとまりで更新される。そのため、古いサーバーから外されたDIMMも、寿命を迎えた部品として扱われやすい。
では、何をもって寿命とするのか。
メモリの寿命には、少なくとも二つある。
一つは、データを正しく保持できなくなる物理的寿命である。もう一つは、容量、帯域、接続規格が用途に見合わなくなる技術的寿命である。
DDR4がDDR5世代のサーバーから外されるのは、多くの場合、物理的に壊れたからではない。新しいCPUが求める帯域や容量に届かず、主記憶としての位置を技術水準的に保てなくなったからだ。
ところが、CXL接続の低速・大容量層では要求が変わる。ローカルDDR5と同じ帯域は要らない。NANDより速く、必要な容量を供給できれば役割を果たせる。主記憶としての技術的寿命が尽きても、別の階層における寿命まで尽きたとは限らない。
これは古い部品の延命というより、役割の変更である。
では、何をもって寿命とするのか。
メモリの寿命には、少なくとも二つある。
一つは、データを正しく保持できなくなる物理的寿命である。もう一つは、容量、帯域、接続規格が用途に見合わなくなる技術的寿命である。
DDR4がDDR5世代のサーバーから外されるのは、多くの場合、物理的に壊れたからではない。新しいCPUが求める帯域や容量に届かず、主記憶としての位置を技術水準的に保てなくなったからだ。
ところが、CXL接続の低速・大容量層では要求が変わる。ローカルDDR5と同じ帯域は要らない。NANDより速く、必要な容量を供給できれば役割を果たせる。主記憶としての技術的寿命が尽きても、別の階層における寿命まで尽きたとは限らない。
これは古い部品の延命というより、役割の変更である。
メモリの価値を世代だけで評価すれば、DDR4はDDR5より劣る。しかし、階層の中で評価すれば、DDR4はローカルDRAMより遅い一方、ストレージより速い。しかも、すでに大量に存在し、製造と調達を終えている。
「古いメモリ」という同じ性質が、主記憶では弱点となり、中間階層では価格と供給力の源泉へ変わる。
長期運用されたDIMMは、選別済み資産になり得る
古いメモリを再利用するとき、当然ながら経年劣化は問題になる。家電であれ、自動車であれ、中古品が新品よりも安くなる理由だ。
一方、データセンターで数年間使われたDIMMには、新品にはない情報がある。
サーバー用メモリでは、ECCによって訂正可能エラーと訂正不能エラーが記録される。大規模事業者であれば、DIMMごとの稼働時間、温度、訂正可能エラーの頻度、交換履歴を追跡できる。故障傾向を示した個体を除外し、安定して動き続けた個体だけを再利用するなら、運用履歴そのものが選別情報となる。
Googleが実施した大規模なDRAM故障調査では、訂正可能エラーの発生率は使用年数の影響を受ける。ただし、過去に訂正可能エラーを起こしていないDIMMは、古くなってから新たにエラーを起こす可能性が低いことも示唆された。訂正不能エラーを起こしたDIMMを交換する運用について、同論文は残存集団に「survival of the fittest」が生じると説明している。
Microsoftも、2018年からAzureで稼働していたサーバーを退役させ、回収したDDR4をCXL経由で新しいサーバーへ接続する試作を行っている。その調査では、再利用対象となった旧DIMMに故障率上昇の兆候は確認されなかった。
一方、データセンターで数年間使われたDIMMには、新品にはない情報がある。
サーバー用メモリでは、ECCによって訂正可能エラーと訂正不能エラーが記録される。大規模事業者であれば、DIMMごとの稼働時間、温度、訂正可能エラーの頻度、交換履歴を追跡できる。故障傾向を示した個体を除外し、安定して動き続けた個体だけを再利用するなら、運用履歴そのものが選別情報となる。
Googleが実施した大規模なDRAM故障調査では、訂正可能エラーの発生率は使用年数の影響を受ける。ただし、過去に訂正可能エラーを起こしていないDIMMは、古くなってから新たにエラーを起こす可能性が低いことも示唆された。訂正不能エラーを起こしたDIMMを交換する運用について、同論文は残存集団に「survival of the fittest」が生じると説明している。
Microsoftも、2018年からAzureで稼働していたサーバーを退役させ、回収したDDR4をCXL経由で新しいサーバーへ接続する試作を行っている。その調査では、再利用対象となった旧DIMMに故障率上昇の兆候は確認されなかった。
ここから見方が変わる。
再利用DIMMを、単なる中古品と呼ぶだけでは足りない。
製造時の検査しか持たない新品に対し、再利用DIMMには数年間の実運用データがある。ECC履歴を引き継ぎ、再検査と負荷試験を加え、用途に応じて格付けする。高い帯域を求めないCXLメモリとして使い、異常時にはページを退避してモジュールを交換できる構成にする。
そうした運用まで含めれば、長期使用は劣化の指標である以上に、実環境での長期耐久試験を乗り越えた証拠にもなる。
古さそのものに価値があるわけではない。来歴を管理できる古さに、価値が生まれる。
再利用DIMMを、単なる中古品と呼ぶだけでは足りない。
製造時の検査しか持たない新品に対し、再利用DIMMには数年間の実運用データがある。ECC履歴を引き継ぎ、再検査と負荷試験を加え、用途に応じて格付けする。高い帯域を求めないCXLメモリとして使い、異常時にはページを退避してモジュールを交換できる構成にする。
そうした運用まで含めれば、長期使用は劣化の指標である以上に、実環境での長期耐久試験を乗り越えた証拠にもなる。
古さそのものに価値があるわけではない。来歴を管理できる古さに、価値が生まれる。
供給不足が、隠れていた合理性を表面化させた
DDR5を必要なだけ安く調達できるなら、退役サーバーを分解し、DDR4を検査し、別のサーバーへ載せ直す手間は正当化しにくい。だがメモリ不足は、その前提を崩した。
新品を待てない。新しいメモリを買えない、あるいは価格が高すぎる。最新の演算器を確保しても、それを動かすだけのメモリ容量がない。その状況で、ハイパースケーラーは自社のデータセンターに眠る部品を、在庫として見直し始めた。
Googleは、2024年だけで退役したデータセンター機器から約880万点の部品を回収し、社内利用または再販売へ回している。これまで環境対策として整備してきた回収網が、AIインフラの供給防衛に転用できるようになった。
退役DDR4には、三つの価値が重なる。
第一に、NANDより高速な容量層としての技術的価値。第二に、新規製造を待たずに確保できる供給上の価値。第三に、ECC運用履歴を持つ選別品としての価値である。
メモリ不足に対応するための苦肉の策が、既存部品の別の使い方を発見させた。供給が正常化した後も、階層化による効果と再利用コストが釣り合うなら、この構成は残る可能性がある。
これは、新しい記憶素子の価値を否定する話ではない。電力、集積密度、不揮発性、書き換え耐久性を同時に改善できれば、ReRAMやSTT-MRAMが独自の用途を確立する余地はある。
しかし、新型メモリが競う相手は、登場時点のDRAMとNANDではない。CXLで再配置できるようになった旧世代DRAMと、巨大な量産基盤を背景に高速化を続けるNANDである。既存技術の組み合わせで問題が十分に解ければ、新しい記憶素子が量産へ到達した頃には、入るはずだった市場が狭くなっている可能性もある。
材料技術が埋めるはずだった空白を、インターフェースとソフトウェアが先に埋めようとしている。
メモリは廃棄されるのではなく、階層を下りていく
これまで、サーバーの世代交代は部品の一斉更新を意味していた。CPUが古くなれば、同じ筐体に搭載されたメモリも役目を終える。サーバー単位で製品寿命を考える限り、それは自然な扱いだった。
CXLは、メモリの寿命をサーバーから切り離す。
役割が変わるのだ。
主記憶として古くなったDDR4を、低速・大容量の階層へ移せる。そこで求められるのは最新規格への対応ではない。用途に足りる容量と速度、そして信頼性を判断できる運用履歴である。
GoogleによるDDR4の回収は、メモリ不足に対する一時的な供給防衛かもしれない。Googleがどの接続方式を採り、何のデータを置いているかは、まだ分からない。
しかし、Metaは回収DDR4を使ったCXLメモリを本番環境へ投入し、Microsoftも退役サーバーのDDR4を新世代機へ移す設計を検証している。個別の取り組みを重ねると、別の構図が見えてくる。
メモリは世代交代のたびに廃棄されるのではない。要求性能に応じて階層を下りながら使われ続ける。
同時に、ストレージも高速化し、下の階層から上がってくる。その間に置かれるデータを、新しい記憶素子が一手に引き受けるとは限らない。既存のDRAMとNANDを使い分け、必要な場所へ動かすだけで、かなりの領域を覆えるからだ。
この構造は、DDR4だけの特例ではない。DDR6、DDR7へ世代が進めば、今度はDDR5が主記憶の座を退き、容量層へ移る。接続規格と運用技術が整うほど、メモリは世代交代のたびに廃棄される部品ではなく、役割を変えながら使い続ける資産となる。
人の働き方にたとえれば、定年後の再雇用や継続雇用に近い。定年は職業人生の終点ではなく、役割や責任を変える節目となった。メモリにとっても、主記憶からの退役は寿命の終わりではない。最前線を離れたあとに、その性能と来歴に適した次の仕事がある。
CXLは、メモリの寿命をサーバーから切り離す。
役割が変わるのだ。
主記憶として古くなったDDR4を、低速・大容量の階層へ移せる。そこで求められるのは最新規格への対応ではない。用途に足りる容量と速度、そして信頼性を判断できる運用履歴である。
GoogleによるDDR4の回収は、メモリ不足に対する一時的な供給防衛かもしれない。Googleがどの接続方式を採り、何のデータを置いているかは、まだ分からない。
しかし、Metaは回収DDR4を使ったCXLメモリを本番環境へ投入し、Microsoftも退役サーバーのDDR4を新世代機へ移す設計を検証している。個別の取り組みを重ねると、別の構図が見えてくる。
メモリは世代交代のたびに廃棄されるのではない。要求性能に応じて階層を下りながら使われ続ける。
同時に、ストレージも高速化し、下の階層から上がってくる。その間に置かれるデータを、新しい記憶素子が一手に引き受けるとは限らない。既存のDRAMとNANDを使い分け、必要な場所へ動かすだけで、かなりの領域を覆えるからだ。
この構造は、DDR4だけの特例ではない。DDR6、DDR7へ世代が進めば、今度はDDR5が主記憶の座を退き、容量層へ移る。接続規格と運用技術が整うほど、メモリは世代交代のたびに廃棄される部品ではなく、役割を変えながら使い続ける資産となる。
人の働き方にたとえれば、定年後の再雇用や継続雇用に近い。定年は職業人生の終点ではなく、役割や責任を変える節目となった。メモリにとっても、主記憶からの退役は寿命の終わりではない。最前線を離れたあとに、その性能と来歴に適した次の仕事がある。
供給制約のある計算機では、最適な部品を新たに調達する能力だけが競争力ではない。手元にある計算資源とメモリ資源を、世代や装置をまたいで再配置する能力も、システムの性能となる。
退役したDDR4は、寿命を迎えたメモリではない。
主記憶という最初の仕事を終え、次の仕事を得たのかもしれない。