- もっと薄く半導体パッケージのためのWaferレベルパッケージ技術 -
最近小さくてスリムしたデザインのポータブルデジタル器機が人気を呼び、内部に装着される半導体パッケージも、もっと小くなってもっと薄くなっている。
半導体パッケージはWaferの上に形成された半導体チップを電気的に連結して密封・包装し、実生活で使うことができるようにした。 ポータブルデジタル器機が高性能化・多機能化しながら内蔵する半導体チップの個数は増える一方、全体大きさは小型化されていて, 単位体積あたりの效率を高めるための半導体チップパッケージ軽薄短叔(軽薄短小)化は必須だ。
このような要求を反映して半導体チップとほとんど同じなサイズで具現したパッケージを “チップサイズパッケージ”(付け1 参照)と呼び、 最近にはWaferを個別的なチップで切断してパッケージングした既存方式とは違いWafer全体をいっぺんにパッケージングした後チップを切断する “Waferレベルパッケージ”(付け1 参照) 技術を結合して大きさをもっと減らす方式が注目を引いている。
（略）
以下原文です。
a=user.news.press1.BoardApp&c=1003&seq=7066&board_id=press&cp=1&pg=1&npp=10&catmenu=m05_02_02_01&sdate=&edate=&start_dt=&end_dt=&searchKey=1&searchVal=&keyWord=&keyWord=