ついに１０回目、暖かくなってきたので、プログラム作りを終わり、ハード工作に移りたい気持ちが。
ＤＩＲとＤＩＴのインタラプト出力の実験結果を記録しておく。
１ ＩＮＴ出力は、ステータスレジスターを読み取るまで、アクティブなまま。
よって、ＩＮＴのアクティブ時間は、
・ ＩＮＴ出力によりＡＶＲがレジスターをクリアし、
・ それがＩＮＴ出力に反映されるまでになる。
上の写真は、DITのEFTC（CSデータ送出）インタラプト出力。
入力Ｆｓ４８ｋ、時間軸１ｍS、電圧軸２V／スケール。
ＤＩＴの設定は、以下のとおり。
Open drain, active low.
(Requires an external pull-up resistor on the INT pin.)
Falling edge active.
(INT pin becomes active on the removal of the interrupt condition.)
インタラプト出力間にＬＲクロックが１９２個なのでブロック毎出力。
アクティブ時間が約0.5mSなので、これがAVRからDITへのアクセス時間。
２ ＤＩＲのＩＮＴの動作が結構微妙
入力信号（ＳＰＤＩＦ）の状態を見るのに、ループ動作で常時レジスターにアクセスするのは精神的に気持ち悪い。オーディオはオカルトみたいなもんだし。
状態が変化したときだけ、インタラプトを受けてＬＣＤ表示を変えようと思ったが。
入力Ｆｓ４８ｋ、時間軸１０ｍS、電圧軸１００ｍV×１０／スケール。
ピン設定は前のＤＩＴのときと同じ、動作はRising edge active。
上の画像は、信号投入時のＤＩＲのＩＮＴ出力。
なお、画像は最新のものだが、見やすいように加工してある。ｗｗ
ステータスは、読み取りルーチンを作り、ＬＣＤ表示で得たもの。
Ｈレベルが低いのは、チップのＧＰＯ０ピンの不良のためで、ノイズが乗っている。この後、ＧＰＯ１に変更しての測定では規定値だった。
ＣＳ８４１６は結構繊細で弱い。
３ ＣＣＨの２連発
Ｆｓ４８ｋで５ｍＳ弱の間隔なので、Ｆｓ１９２ｋでは１ｍＳ程度になり、インタラプト処理ルーチンが追いつかない可能性が高い。
ただ、２連発なので２発目は無視できる、と言うか無視すべき。
４ 信号検出はどれで？
信号切断では、必ずエラー（アンロック）が出る。この時ＦＤＳへの反映が間に合ってなく、ＰＣＭビットが立ったままなのでＦＤＳは使えない。
ＦＤＳは検出時にＩＮＴ発生だが、無信号への変化はそのままとデータ・シートにもある。 ただし、デジタル・サイレンスと９６ｋ以上を検出するので、何かの役に立つかも。
信号投入では、前の画像のようにＣＣＨとＦＣＨが出るが、ＣＣＨのタイミングが早い。エラー系はＶ（バリディティ）が出ることもあるが確定ではない。
割込みによって、Ｉ２Ｃ通信・ＬＣＤ制御に不具合がおきるので、割込みが発生しそうなタイミングの時は、割込み禁止が必要。
５ 結局
アンロックが起きた時は、割込み禁止にして、通常ルーチンでＰＬＬのロックを待つ。ＤＩＲにＰＬＬロックのフラグが欲しかった。
・ ＰＬＬがロック（アンロック終了）で、信号状態を表示し割込み許可。
・ 受信中でのＣＳ変更・フォーマット変更・エラーへは割込みで対応。
というところで、プログラムのバグ取りへ進む。