・目的
130年経過した古民家再生し、電力、水、燃料を購入せず装置開発や環境整備を行い文化的な生活が営める環境を構築中です。
・自分
定年。知識と技術はこれまでの経験でつめ込み SDGs を超越する省エネルギー技術の情報を完全無償公開しました。
近隣の子供たちに、装置やプログラムを学べる場(寺子屋)を提供します。
名称を MNeL (南長野電子研究室) としました。今後ともよろしくお願いいたします。
古民家再生 (https://plaza.rakuten.co.jp/thm/255724/)
変圧器技術 (https://plaza.rakuten.co.jp/powercycle/diary/202409060000/)
Power MOS FET (https://plaza.rakuten.co.jp/powercycle/diary/202503150000/)
コンバータ開発 (https://plaza.rakuten.co.jp/powercycle/diary/202406210000/)
農地開発と技術まとめ (https://plaza.rakuten.co.jp/powercycle/diary/202503090000/)
変圧器アプリダウンロード
初版 2025/3/15 ページ開始
2025/4/12 ドライバーの方法を追記(書きかけ)
2025/4/26 Pwer MOS FET ドライバー部と変圧器アプリリンク追記、その他を追加
2025/4/28 シミュレートを追加
2025/4/29 一部シミュレート結果の電力図を絶対値に変更し、一部誤字脱字修正
2025/5/19 分の高速ドライブと Power MOS FET のゲートの抑え込み方法を追記
2025/5/20 なぜ高速スイッチングするか、損失ではないもうひとつの理由 を追記
2025/8/6 真空管と SIT を追記
・さいしょに
Youtube で 「Power MOS FET の使い方」 を検索すると数多くヒットします。ところが、たとえば耐圧の根拠や発熱による放熱器計算、扱える電流に対する種類選択など、数字の意味を知らない人にとっては使えるコンテンツになっていないものが多いのです。そこでこのページは、素人が Power MOS FET を使う上で押さえるべき内容をカタログと LT-SPICE による計算値を元に説明します。
・電力制御素子の歴史
初期の電力制御は真空管 ( 真空管の進化については別に記述する予定 ) でこれが半導体へと代わります。当初はゲルマ二ウムを用いたバイポーラ ジャンクション トランジスタ(以降BJT)でしたが、ゲルマニウムは電子移動度が速いため高周波では使われましたが熱に弱い欠点があり、熱や物理的強度が高いシリコン BJT が登場し電力制御が本格化します。一方真空管は効率の改善が見込めないこととヒーターを加熱しなければならないなど物理的欠点から、ごく特殊な用途、例えばオーディオや高圧回路でのダンパー管や整流管そしてサイラトロン、高周波でのマグネトロン、電子加速器などのクライストロン、レーザー放電管などを除き使われることはなくなっています。BJT はサイリスタへと進化し、交流制御で使われるようになります。このサイリスタを直流制御素子に進化させたのがゲートターン Off 型サイリスタ (以後 GTO) と 絶縁ゲート型バイポーラトランジスタ (以後IGBT) で、GTO のゲートを絶縁層で MOS 型にしたのが IGCT 、IGBT は制御方法が MOS FET と酷似し半導体として強いことから一般家電機器に大量に入り込んでいます。ただ IGBT は高速スイッチングが苦手で、発電所などの周波数が低く高電圧大電流制御や IH などの 50〜100kHz あたりまで使われます。
一方 ジャンクション-FET (以降J-FET) は最初は日立製作所が研究していたようです。当初はゲートに絶縁層がない J-FET でしたが、これを絶縁ゲート型 (以降 MOS) として進化させたのが現在の MOS FET です。そういえば SIT もありましたが、効率よく歪みの少ない電力変換とするにはノーマリー Off 素子が望ましく、SIT は 3極管特性をもつため、ドレイン電圧が上昇すると電流が流れるので完全なるノーマリー Off にはなりません。これにより 3極管P-P は 5極管P-P には効率と歪みの点において劣ってしまうため、ごく一部に使用されただけで消滅します。
これにより当初 BJT で扱える電力が 数1000倍 となり、さらにシーメンスはこれまでのMOS FET をシリコンの強度限界まで使えるスーパージャンクション構造の MOS FET を作り出します。ロームがシリコンの強度限界を突破するため SiC MOS FET を開発し、2008年の電力制御で 140kW (1リットル (放熱器含む) 当たりの電力値) と世界一に到達し、シリコンの限界を突破します。真空管ではせいぜい 50W 程度でしょう。
SiC MOS FET は絶縁耐力が高く高速スイッチング可能ですが、100V 以下の装置では性能を活かしきれません。実際シリコン Power MOS FET と SiC Power MOS FET の電圧境界は 600V で、これ以下の電圧領域では SiC MOS FET の出番は少ないのです (このあたりは SOA 曲線の比較で理解できます) 。ただし高速スイッチングにおいては SiC は 1桁以上高速 のため、その意味では低い電圧での優位性が見いだせるかもしれません。
結果半導体は 基材 と 構造 の両方において進化し、電圧や電流、スイッチング速度や小型で使い分ける様になります。個人的には低電圧においてはシリコン半導体が最適解と考えていて、理由は低価格の割に一定の性能を示しているからです。
・カタログを読みましょう
何を使う場合においても数値的な内容を理解することは重要で、ものの特性を知ることは長期安定動作に寄与します。ここでは Power MOS FET が主体ですが、どの素子を使う上でも必ずカタログを見る癖をつけてください。よく新人社員が先輩に質問することがあります。経験上のことは仕方がありませんがカタログに記載されている内容を聞いてくる場合、私の回答は「カタログになんと書いてあるか」を聞き返しています。部下が答えを得るには経験者に聞けば早いのですが、本当の意味で理解するにはカタログを読む以外に方法はありません。稀にプロでありながらカタログを理解してない人に出会うことがありますが、私はその方が作ったものを信用していませんし、装置はなんらかの問題を抱えていると判断します。
・電気の基礎(オームの法則)は基礎の基礎
ここに書かれている基礎はオームの法則です。
電気でオームの法則は最も重要で、ものの大小を理解するのに都合がいいのです。大したことを言っているわけではありません。これらは単なるエネルギーの大小に過ぎず、経験と計算がものを言います。経験は安定した装置を作る上で役立ち、その裏付けとして計算結果の値が重みをもつのです。
例えば、
電圧は 24V - 100A のバッテリで、内部抵抗値は予想値 0.05Ωとします。
この時、負荷を接続した時に流れる電流が 10A の場合、バッテリで 5W の熱量が損失として失われることを意味します。
損失計算は、10A × 10A × 0.05Ω = 5W
です。
オームの法則での損失計算は、電流の二乗 × 抵抗値 となり、これは素子の損失も同じです。
例えば MNeLコンバータで使用した Power MOS FET の On 抵抗値は 1.9mΩ を 3パラ で接続しているので、
抵抗値は 1.9 ÷ 3 = 0.63mΩ → 630uΩ
となります。
10A 流れたとき(18V - 10A なので 180W の電力変換時の損失) Power MOS FET で発生する損失は、
10A × 10A × 0.63mΩ = 0.1587W
となります。
P-P回路でのスイッチングは、片側の Power MOS FET は半分の時間しか On になっていないので、
0.1587 ÷ 2 =0.0794W → 79.4mW (3個) となり、
1個の素子の損失は、
79.4mW ÷ 3 =26,5mW
です。
電気を理解している者にとっては、非常に低損失であることが理解でき、損失 255W の Power MOS FET が消費する電力が僅か 26.5mW と、どの程度の熱量かはカタログで判断できます。
このようにノートに書き込みオームの法則を理解すれば難しいことはなく、式を頭に入れれば簡単です。オームの法則がなければコンデンサやコイルの動作は更に難解でしょうし、数値が示す意味がわからないまま進めることとなります。実際オームの法則をネットで調べれると、小学生高学年でも理解できるほど単純であることに気づくはずです。ここではその算数で理解できるように記述していきますので、ぜひ挑戦して欲しいと思います。
・難しい時間概念と単位
電子回路を理解する上でΩの法則とは別に時間概念があります。例えば 1A の電流には時間が入っているのです。
これは 1秒間に 1C (クーロン) の電荷が電線を移動したことを示し、もし 2秒 で 1クーロン が移動すると電流は 0.5A となります。電荷とはエネルギーである電子の移動による作用のことで、重力より遥かに強い力そのものです。
次に 60Hz とは、1秒間に 60回 (+) と (-) に振動した状態を示し、この時の一周期の時間は 1/60 = 0.0167sec (16.6ms) となります。
電子の速度は光と同じとして扱う関係上、短い時間であっても電子にとっては長く、このため 1/1000 秒 を 1ms (ミリセック) 、また 1/1000000 を 1us (マイクロセック) としています。もちろん ns (1/1000000000) も使います。
たとえば Power MOS FET を On に転移する時間は ns オーダのため、この時間を意識して回路設計を進めます。よって時間を想像し回路定数を決めていきます。
これら時間を意識することは半導体素子を使うだけでなく変圧器やオペアンプ(以後 OP-AMP)やトランジスタなども同じで、インダクタンスのよる時間係数での変化を意識する必要があります。抵抗器やコンデンサ、インダクタやバッテリなど、電子素子は時間計数による変化で作られているのです。電子回路を組む上で時間計数は理解しなければなりませんが、これもまた経験が重要です。
ここで言いたいのは 「やっぱり経験が一番大切」 で、作って経験しないと身につきません。座学でこれらを理解することは難しいですし、経験と学びの両輪がものを言うのはスポーツと同じです。私は自転車に乗りですが、乗らない人は、どれたけ頭が良くても自転車の素晴らしさは理解できません。
・1 、カタログのトップページには重要な内容
カタログのトップページのは一番重要な内容を列記しています。
下は ROHM の SiC MOS FET SCT3017AL と、東芝デバイス & ストレージの Si MOS FET TK100E06N1 のカタログのトップページです。
どのメーカーでも、トップページに記述されている内容は大体同じで、
必ず Power MOS FET には 「Pch Power MOS FET」 と 「Nch Power MOS FET」 のどちらかを記載しています。
通常 Power MOS FET では Nch Power MOS FET がほとんどです。どうしても Pch がなければ成立しない回路の場合もあり、特に高級オーディオの世界ではコンプリメントで Pch も使われますが、多くの電力制御素子は Nch を主体に回路を組んでいます。理由は On 抵抗値が小さく低価格であることと、(-) 接地回路には使いやすい側面があるからです。ただしこれらはダイヤモンド半導体が登場すると一変するかもしれません。
・Power MOS FET の形状とピン配列
素子の接続ピンは、通常左から G D S (ゲート、ドレイン、ソース)となっていますが全て同じではありませんので、必ずカタログで確認してください。
形状は SCT3017AL は TO247 、TK100E06N1 は TO220 となっています。TO247 は TO220 の 2倍ほど大きく足ピン間のピッチも異なります。もし基板や放熱器を TO220 で作ってしまうと TO247 はそのままでは取り付けできません。
・Power MOS FET の D-S間に印加できる電圧上限限界 Vds
Nch の場合、ほとんとの場合ドレインに (+) ソースに(-)が印加され、Pch の場合は Nch と逆電圧となります(回路によっては逆接続の場合もあります)。この電圧は Off 時の耐電圧のため、瞬間でも超過すると壊れる可能性があります。特にシリコン半導体は過電圧に弱く、インダクタンス成分とスイッチング過度応答には注意が必要です。実際はこの電圧を超過してもすぐに壊れることはないのですが、シリコンの耐電圧物理限界に近い電圧に達しているはずなので、勧められる設計とは言い難いのです。ちなみに SCT3017AL は 600V、TK100E06N1 は 60V です。
・Rds(on) は、Power MOS FET が On 時の最低抵抗値です。
この値が小さいほど、電流を流した時に素子で発生する損失(熱量)は小さくなります。よってできる限り値が小さいものを選択すれば電流を流したときの損失は小さくなります。ただし小さいものはその分コストは高くなります。もしコストを下げるため大きなものを選択すると、大電流時に素子が吹き飛んでしまうかもしれません。限界電流ギリギリや損失一杯で使うことを避け、大体の目安として 1/5 程度に抑えた方が良いです。耐電圧と On 抵抗値はバータの関係から、高い電圧で On 抵抗が小さいものは特に高価です。このようなケースは SiC MOS FET が活かせる可能性が高くなります。実際に流せる電流値の根拠は次の項の SOA曲線の項で説明します。
・Id は、Power MOS FET が On 時に流せる最大電流値です
この値は半導体を理想放熱器に取り付け On に固定した時に流せる最大電流で、前項で説明した Rds と形状が厳密に関係しています。よって如何なる状態でもこの値を超えてはならず、スイッチング電流値は更に小さくなります。
SCT3017AL は 118A、TK100E06N1 は 100A となりまが、この値も SOA (ASO) に基づいて決めます。印加電圧と流せる電流値はスィッチング速度とトランジスタの形状に大きく依存しています。
・Pd はその素子が発熱できる最大電力量です
SCT3017AL は 427W、TK100E06N1 は 255W となっています。
SCT3017AL の方が2倍近い値となっているのは、形状が大きいからです。その図を以下に示します。
電流が 3種類記述されていますがこれについて説明します。
118A は、素子が25℃時に理想放熱器で放熱した場合の最大電流値です。
83A は、素子が100℃時に理想放熱器で放熱した場合の最大電流値です。
295A は、60Hz Sin波の片波分の時間を1回流した場合の電流値で、サージ電流値はこの値まで許容することを示しています。
TK100E06N1 を下記に示します。
この素子のシリコン限界値は 263A となっています。
100A はこの素子の限界電流値で、これは 263A の大型素子を搭載しているが TO220 型のパッケージの制約により定格値 100A (100%)となってしまうことを意味しています。627A は強制水冷などの放熱器に取り付けた場合、かつ 1ms 時間に限っての限界値です。
ここに書かれている内容は絶対定格値であるため一時でも超過してはならない値です。もっとも理想放熱器など使えるわけはなく、実際はこの値より低い領域で運用することとなります。
カタログの SOA(ASO)曲線を理解しよう
半導体には安全使用領域なる表があります。半導体は素子の形状や大きさで放熱の大小があり、また半導体素子の最大温度が決まります。よって大型で温度を下げられれば電流を流せ、小型で温度が高くなると電流を流せなくなります。またスイッチング速度が大きく影響するため、周波数を高くするとスイッチングの回数が多くなりその分損失は大きくなります。よって高速でスイッチングすることは、損失を低減する要です。
カタログの SAO(AOS)曲線は素子の安全使用領域を示し、必ずこのライン下で運用しなければならなりません。下図左が SCT3017AL 、右が TK100E06N1 です。
この図はスイッチング速度とドレイン電圧と流せる電流値の相関関係を示しています。ちなみに SOA とは「Safe Operating Area」で、ASO とは「Area of Safe Operating」で同じ意味です。
表の見方
横軸にドレイン印加電圧、縦軸にドレイン電流、図中に10ms などの時間線が書かれています。
まずスイッチング速度が遅いと電流が小さくなります。これは抵抗領域の時間が長いと素子での発熱量が大きくなるためで、高速スイッチングすると発熱量が少なくなり電流は大きくなります。次に印加電圧(ドレイン電圧)が低いと電流が大きくなります。これは、半導体で発熱量は電圧が高い方が大きくなるからです。
スイッチング速度はインバータやコンバータのスイッチング周波数ではなく、ゲート電圧が「0Vからスレッショルド電圧を超えるまで」の時間を示しています。よって Power MOS FET をドライブする回路の速度が MOS FET に流せる電流値を決定します。
最大電圧は、SCT3017AL は 600V が最大電圧なので、ここを上限としてスイッチングした値を示します。また 100ns のスイッチングでは、600V-250A 程度まで許容されることが分かります。
TK100E06N1 は 60V が最大電圧となります。
ここを上限としてスイッチングした値を示します。またこの時 10us でスイッチングしたとき、約 8A 程度が限度であることがわかります。
私が制作したコンバータは 15V で 10μs のとき 100A となります。実際 100us 以下なので 100A 程度まで許容され、3パラ 接続であることから 300A となり、実際のスイッチングでは大きな余裕ある条件です。
これと比較して SCT3017AL では、600V を印加した時 10ms で 1A、1ms で4A 。100us で 10A 、10us では 40A 。そしてなんと 1us ではなんと 300A 近い電流をスイッチングできることとなっています。この高速スイッチングはシリコンには無理で、高電圧かつ大電流制御をする場合は SiC が求められていることがわります。SiC MOS FET は単に化け物半導体なのです。
このように 、SOA 曲線を元にスイッチング速度計画を立てることが安全な装置を作りあげる上でとても重要となります。
次の項では、「ゲート電圧をどこまで上げる必要があるか」について説明します。
・2 Power MOS FET の使い方
・Power MOS FET は飽和させて使うこと
Power MOS FET を飽和させることは、スイッチング損失を下げる上で重要です。
簡単に言えば、ゲート電圧をスレッショルド電圧より高い値にして素子を完全に On にすることを指します。完全に On とは、使用する Power MOS FET の Rds(on) を最小にすることです。これは最初に書いているカタログ上においての Rds(On) にすることを意味し、逆に言えば、ゲート電圧が上がらないと Power MOS FET の損失を低くできず損失により焼損する可能性が高くなります。前の項で説明している電流値は、ゲート電圧は飽和していることが条件となります。
SCT3017AL と TK100E06N1 のゲート電圧と電流の関係図を示します。
Power MOS FET は定電流素子(真空管での 5極菅特性)のため、大電流を流すためにはゲート電圧を飽和以上の電圧にする必要があります。電流が流れ始める電圧は SCT-3017AL は 8V 、TK100E06N1 は 4.4V となります。よってゲート電圧はこの電圧を超過したときにドレインの電流が流れ始めますが、この電圧ではドレイン電圧が上がっても流れる電流値が横ばいなのが分かります。要するに電圧を上げても流れる電流が小さいので、損失(発熱)が大きいことを意味します。損失は図中の面積に比例し、よって単純に「ドレイン・ソース間電圧 Vds(V)」×「ドレイン電流」なる面積です。
ゲート電圧は SCT3017AL は20V、TK100E06N1 は 10V にすれば飽和領域となります。逆に言えば、ゲート電圧を瞬間にこの電圧まで上昇させれば良いのです。
注意して欲しい内容として、SiC のゲート電圧は基本18-22V以下で使用となっています。これは、パラレル接続する場合、どちらの素子にも完全に On となり電流の偏りがないようにするための措置です。逆に言えば、この電圧に達していない場合完全に On となっていないため、素子に流れる電流に偏りが発生することとなります。同じく東芝 デバイス & ストレージの TK100E06N1 では、ゲートの電圧を 10V にしたとき完全に On となります。
・Power MOS FET を高速スイッチングする方法
Power MOS FET を高速スイッチングする方法について説明します。
さて、Power MOS FET に大きな電流を流すためにしなければならないことは、次の項目を満たす必要があります。
On時
1、ゲートの電圧を急速に上げる(高V/us)
2、ゲートの電荷を急速に充電する(大きな電流を流す)
Off時
1、ゲートの電圧を急速に下げる(速V/us)
2、ゲートの電荷を急激に放電する(低抵抗値で引き抜く)
これらはまず、メーカが発信している情報を一読してください。
ここには素子を正しく使用する上で十分な情報を提供しています。
RHOM : エレクトロニクス豆知識 | ローム株式会社 - ROHM Semiconductor
東芝 デバイス & ストレージ : パワー半導体 | 東芝デバイス＆ストレージ株式会社 | 日本
Power MOS FET のマニュアルには、必ず高速でドライブするための方法と式が記述されています(これは、東芝 デバイス & ストレージ社が発信している SiC Power MOS FET のマニュアルですAKX01083-3。
・Power MOS FET を高速On Off させる方法
簡単な内容ですが、Power MOS FET を高速 On Off する方法について纏めました。
ちなみに高速スイッチングとは高い周波数ではなく、Off-On 、または On-Off への変化の時間を指します。
・Power MOS FET のゲートに流す電流値とスイッチング速度が速くなる
Power MOS FET のゲートは絶縁されているため電流は流れませんが、実際に高速スイッチングするためには、ゲートに電流を流すこととなります。これは矛盾しているように感じるかもしれませんが、理由はゲートはドレインとソースにコンデンサで接続されているためで、高速で On - Off するには短時間にコンデンサをチャージするため電流は流れるのです。この電流値は使用する Power MOS FET のゲート容量により異なりますが、ゲートに流す電流量でスイッチング速度はだいたい決定されてしまいます。
・MOS FET ドライバーの電圧変化速度 (V/us) は高い方が高速
Power MOS FET の前段ドライバーからの出力電圧上昇についてですが、電圧上昇値が速いと Power MOS FET のスイッチング速度は速くなります。電圧上昇速度は V/us のことで、オペアンプではスルーレートと言われるものです。Power MOS FET のゲート電圧を急激に上昇させるため、ドライバーが出力する電圧変動は速くなければ高速スイッチングはできません。通常求められる値は TTL レベルとなるはずです。
私の失敗例として、当初汎用OP-AMP LM-358 (スルーレート 0.5V/us , 出力電流 10mA ) をドライバーとしましたが、出力のスルーレートや出力電流ともに不足しPower MOS FET を高速スイッチングできませんでした。この経験から真っ当に Power MOS FET をドライブをするなら、スルーレートを 10V/us 以上と判断した次第です。また OP-AMP ではなく比較器を用いる手もありますが、補器類が必要となり、これについては後の項で説明します。
・ドライバーの回路にはどのような素子が使われるか？
他の例として、C-MOS 4000 シリーズの出力がそのまま使えます。この C-MOS 4000 シリーズとは TTL が販売される前のデジタル論理 IC として RCA がデザインしたもので、初期の 74シリーズ より電源電圧幅が広く高速かつ C-MOS 構造であったため好んで使用されました(これらはこのあとシミュレーションで説明します)。もし C-MOS 4000 で出力電流量が不足する場合、パラレルとして電流を増やしたり、出力側にブースタートランジスタを追加することで簡単にできます。
ドライバー回路はトランジスタで組めますし、自分で組めば Power MOS FET のことを知れますので、挑戦し技術を手にして欲しい内容です。理解してから専用のドライバー IC を使うのも手です。これらを俯瞰して理解できると、ドライバーIC の内部回路が C-MOS 4000 シリーズに酷似していることがわかります。しかしC-MOS 4000 は低価格ですが、Power MOS FET ドライバー IC の価格は何倍も高価です。そこで低価格な C-MOS 4000 にドライバートランジスタを付加して動作させれぱ良いじゃない、って気づきくのですが、素人はこのように応用しものを作ることで技術を得ていくのです。
挑戦して技術を得られることはとても楽しいのですから。
3、実際のPower MOS FET ドライバー回路をシミュレート
下図に Power MOS FET をドライブする基本元図を示します。
この回路に様々な機能を追加することで、損失などを確認します。
図右の波形は、上から、緑が Power MOS FET のゲート電圧(V)、中の赤が Power MOS FET のドレイン電圧(V)。そして下の青が Power MOS FET の損失(W) をそれぞれ示します。スイッチング周波数は 20kHz としました。
ゲートの電圧上昇は 1ns で一気に 10V まで上昇し、1ns で 0V に下降します。
このパラメータ(値)から、Power MOS FET の Off-On または On-Off に転移する速度は、これ以上速くできません。ここで計算している値は理想的な素子に近く、ゲート電圧変化は 1ns とし、これ以上速くしても Power MOS FET は速く転移しません。実際はこれより遅く転移することとなりますので注意してください。
ゲートの回路が変化すると当然その他の値が大きく影響を受けますので、なぜその変化となるかをよく見て理由を理解してください。
Power MOS FET が On するとき 14Wを消費し、Off になるとき 36W を消費します。この瞬間の損失は軽減できません。ただし瞬間であるため、低い周波数でスイッチングしているときはこの損失の影響をほとんど考慮しなくてよくなります。この時の Power MOS FET の消費電力平均値は 31.314mW でした。放熱器は要らないことがわかります。
スイッチング変圧器を負荷とした場合、小型化かつ低い磁束密度 B (T) 例えばフェライトなどを使うと、電力を大きくとるため周波数を高くすることとなります。変圧器は小型化できますが、Power MOS FET で発生する損失はスイッチングの回数が増えるため、装置全体の損失は下げられません。このように Power MOS FET を制御することと変圧器とのマッチングは常に付きまとうため、結局高い磁束密度 B(T) とある程度低い周波数で大きな電力を扱える鉄芯を使いたくなるのです。これについては、後の項で計算します。
次に Power MOS FET のドレインに接続されている負荷をインダクタンスに変えたものです。電源装置の場合はほとんどインダクタンスを接続してるはずで、こちらの回路の方が現実的かもしれません。
負荷がインダクタンスの場合、On 時の損失が 0W であることに注目してください。これは Power MOS FET が On になる瞬間の電流が 0A であるためです。また Off になる瞬間の損失が大きくなっていますが、これは Off になる瞬間にドレインの電圧が高くなり遮断時に大きな電流が流れることと、Power MOS FET は短時間に Off に転移できず遮断時間が長くなるためです。つきまして、インダクタンス負荷の場合は Power MOS FET を短時間で Off に転移できるようにすることが重要です。この時の Power MOS FET の消費電力平均値は 7.6074W でした。放熱器で Power MOS FET を冷却しなければならない値です。
電源装置の場合、負荷は単なるインダクタンスではなく出力負荷が接続されているため実際にはここまで電圧は上昇はしませんが、それでも最悪値を元に冷却する必要があるのです。
このように、On を高速化するか、Off を高速化するかは、負荷の種類により異なります。よって装置にするとき、損失をどちらにすれば減るかを考えなければなりません。
・Power MOS FET をトランジスタでドライバーする場合
ゲート電圧をトランジスタのエミッタフォロアで On し抵抗器、抵抗器でゲートの電荷を消失させる回路のシミュレーションを示します。
負荷が抵抗器の場合、ゲート電圧が 0V に下がるときにドレイン電圧が 24V に上昇します。この時ゲートの電圧をドレインが引き上げドレイン電圧が完全に上昇するまでゲート電圧が落ちにくい状態となります。またその後もゲートのキャパシタンス分の電荷を放電する放物線を描いて下がっていきます。この時の Power MOS FET の消費電力平均値は 521.76mW でした。そろそろ放熱器で Power MOS FET を冷却しなければならない値に近くなってきています。
次に負荷をインダクタンスとしたときの図を下記に示します。
On はダイオードが On になるため高速でゲート電圧が上がりますが、Off は電荷が抵抗器で放電されるため、ゲート電圧が下がるのに時間がかかっていることがわかります。また一定電圧までの下降は速いのですが、途中から急激に遅くなる電圧領域があります。よって Off 時の時間と損失が大きくなり、Power MOS FET の発熱量が大きくなります。この時の Power MOS FET の消費電力平均値は 8.0837W でした。放熱器で Power MOS FET を冷却しなければならない値です。
結果として、ゲート電圧が下がるとき Power MOS FET が Off 転移するスレッショルド電圧に達するとドレイン電圧が急に上昇するため、ゲートとドレインに入っているコンデンサによりゲート電圧が引き上げられてしまい、狙った短時間で Off になりません。このためゲートを抵抗器で下げる回路はうまく動作しないのです。
高速で Off にするためには、ドレイン電圧の上昇以上にゲートの電荷を引き抜くことで実現されるので、結局 Off にする場合も大きな電流を流すこととなります。極端に高速で Off にしなければならない場合は、ゲート電圧を (-) まで引き下げることもあります。
私も何度も失敗しています。要は完成基板が早く結果が欲しいため、手書きの回路はきちんとしていても実際に作る回路は抵抗器にしてしまうなどの手抜きをするのです。自分の使う装置では、多少なにかあっても使えればいいって感じで、心の闇でもあります。結局 Power MOS FET の損失がヤケに高く発熱量が計算値と乖離し、としりあえず動作はしますが使いものにならないのです。
・OP-AMP でゲートを駆動した場合
OP-AMP でぬ Power MOS FET を駆動するとどうなるのかを示します。
まず負荷を抵抗器とした場合を下図に示します。
図右のグラフ上は、OP-AMP に入力している電圧 V2 を緑、OP-AMP からの出力電圧を紫、電圧上昇に遅れて尖っているのはゲートに充放電するための電流値を白で表しています。
まず、電圧 V2 に対して OP-AMP が規定値との比較結果により出力を出しますが、遅れてから△波となっています。この遅れからゲートを充電する時に電流が流れているので、結果 Power MOS FET が On になるまで、信号をダイレクトに入れるよりかなり遅れていることがわかります。また損失の値が On と Off において同じとなっています。これは On と Off の時間が同じであることがわかります。
この時の Power MOS FET の消費電力平均値は 332.35mW でした。放熱器は必要ありません。
このドライブ回路の問題は他にもあり、実は OP-AMP が過熱します。
この過熱は Power MOS FET をドライブするための過熱であり、周波数を高くすればその分 OP-AMP が過熱することとなります。過熱は損失の結果でもあり、そもそも低損失で装置を作る上で悪い回路であるのです。
では次に Power MOS FET の負荷をインダクタンスとした場合を計算してみます。
負荷がインダクタンスとなることで Off 時の損失が大きくなっていることがわかります。これは前項で書いた理由と同じです。On より Off の損失が大きくなり、その時の損失が 500W 程度まで上昇していることがわかります。結局 Off 時はゲートの電荷を急速に引き抜けず、もたもたしているうちに損失が大きくなっていることとなるのです。この時の Power MOS FET の消費電力平均値は 7.5855W でした。放熱器で Power MOS FET を冷却しなければならない値です。
インバータやコンバータにおいて Off を短時間に終わらせることができない以上、損失は下げられないことから、通常の OP-AMP で Power MOS FET をドライブすることは止めた方が良いでしょう。
OP-AMP の出力をブーストしドライブし、負荷を抵抗器とした場合の計算をします。
OP-AMP の出力電圧の偏移 (V/us) が遅く、発振元の信号から遅れて立ち上がっているのがわかります。OP-AMP の電圧比較検知は基本的に使い物にならず、これは単に発振補正が IC 内部に入っているため、検知出力時間は速くならないからです。これをブーストしても、基本的にその信号を増幅するだけであるため、電圧(V/us) は速くなりません。この時の Power MOS FET の消費電力平均値は 208.49mW でした。放熱器は必要ありません。
次に、OP-AMP の回路をトランジスタでブーストし、負荷をインダクタとした回路の計算をします。
前項との違いは、Power MOS FET のゲートを充放電する電流値が大きくなったことと、その分 On と Off の速度が速くなったと考えられることです。Power MOS FET の損失は、前項より若干下がっている程度で、トランジスタでのブーストは OP-AMP の出力をブーストしてもあまり意味はなさそうです。理由は OP-AMP から出力される電圧変化 (V/us) は遅いためで、これ以上高速で駆動することはできないことがわかり、また注意として、Off 時の電圧が 0V にはなっていないことがあり、選択する Power MOS FET のスレッショルド電圧が低い場合、誤点弧を気にする必要があります。
この時の Power MOS FET の消費電力平均値は 7.6118W でした。放熱器で Power MOS FET を冷却しなければならない値です。
・C-MOS4000 を使った回路
ここでは C-MOS 4000 を使った回路を計算します。
C-MOS 4000 の出力に 500Ω の抵抗器が入っているのは、LT-Spice の TTL モデルが理想モデルであるためで、実際には出力電流の制限により同程度の抵抗器が入っているからです。
図右上は、C-MOS 4000 の A1 の出力波形と 500Ω を抜けた Power MOS FET のゲートの電圧を示します。OP-AMP の信号と比べると、△になっていないことから Power MOS FET をドライブするには、こちらの方が優れているように見えます。しかし C-MOS 4000 の吐き出し電流が 20mA はだいたい 500Ω 程度の抵抗器が入っているため、Power MOS FET のゲートを高速で上下できません。
この時の Power MOS FET の消費電力平均値は 524.2mW でした。放熱器は必要ないでしょう。
C-MOS 4000 の出力は非常に高速ですが、抵抗器が入るとその分遅くなっていることで、Power MOS FET が On Off する瞬間にゲートの波形が鈍っていることがわかりますし OP-AMP より回路は簡素です。
では、負荷をインダクタにした場合を計算します。
C-MOS 4000 の出力は、抵抗器より長くなっています。これはもう説明しなくてもわかりますね。
この時の Power MOS FET の消費電力平均値は 7.4978W でした。放熱器で Power MOS FET を冷却しなければならない値です。
・C-MOS 4000 にドライバーを付加した場合
ここでは、前項の C-MOS 4000 にトランジスタのドライバーを付加して計算します。
図右上には C-MOS 4000 の出力とブーストした後の出力を示します。
結果ですが、ゲートは高速で上下されているため、理想的なスイッチングがなされていることがわかります。On と Off 時の損失が違うのは、ブーストトランジスタの容量に差があるためで、ゲート電圧の上下時間は完全に同じにはならないためです。
Power MOS FET が Off 時のゲート電圧はほぼ 0V であることからも、OP-AMP で駆動しているより確実に動作していることがわかります。
この時の Power MOS FET の消費電力平均値は 35.997mW でした。放熱器は必要ないでしょう。
参考までに Power MOS FET のドライバー IC の場合、だいたい似通った波形となることから、C-MOS 4000 IC は、素人は好んで使って良い IC です。というのも C-MOS 4000 は非常に低価格であることから、下手なトランジスタを使うより簡単にドライブでき作るのも楽です。
注意として、C-MOS 4000 IC は全般的に静電気に弱く、使うまでは銀紙や静電気保護スポンジから取り出さないようにしてください。できればソケットを用いて、静電気破壊されたら交換できるようにすると良いです。やっと理想的なスイッチングができるようになったので、負荷をインダクタンス負荷にして計算してみます。
インダクタンス負荷の損失は下がりませんが、その時間は非常に短くなったと考えられます。よってゲート電圧はごく短時間で 0V に下がっています。
その瞬間少し上昇した後、マイナス側に入っています。このサージにより Power MOS FET は完全に Off になっていると考えられます。この時の Power MOS FET の消費電力平均値は 7.5161W でした。放熱器で Power MOS FET を冷却しなければならない値です。また Off になった瞬間の損失は 500W 程度であることから、これを下げることは難しいことがわかります。
・コンパレータを使った場合
OP-AMP に比べ、補償が入っていないコンパレータは非常に高速で電圧検知の結果を出力してくれ、その計算をします。
回路はいささが複雑で推薦できるものではありませんが、OP-AMP を使うくらいならコンパレータを使った方がスイッチングする上では理想的な信号を得られることを知っててください。そもそも私が作った基板は OP-AMP を元に作った関係上、OP-AMP をやーめたってわけにはいかないのです。そこで C-MOS 4000 が良さそうとは言っても組み替えは簡単ではなく、コンパレータであれば OP-AMP とピン互換である関係上入れ替えは簡単でコンパレータを手段として使うことを思いついたわけです。
設計や開発をしている人は経験を元に作っている関係から、私はコンパレータを使った経験がないため気づくのに一か月ほどかかりました。それまでは高速 OP-AMP を検討していたのですが、高速 OP-AMP は高価でもあり簡単に交換して使える代物ではありません。ですがコンパレータは高速 OP-AMP よりさらに高速ですが低価格で、コストを気にせず使えます。矩形波を得るなら OP-AMP ではなくコンパレータは理想的な OP-AMP の代わりとなるのです。
回路はいささか複雑で作る上では面倒そうです。この時の Power MOS FET の消費電力平均値は 7.5896W でした。放熱器で Power MOS FET を冷却しなければならない値です。
コンパレータを用いるなら、C-MOS 4000 を使った方が簡単かつ確実に動作するでしょう。
・結局どれにした？
制作した MNeLコンバータのPowe r MOS FET のスイッチング回路は上記のどれでもなく、そうした理由と回路について説明します。
スイッチング制御 IC TL494 の出力波形は理想的な矩形波です。よって出力電圧の波形は気にする必要はありません。また出力電流は 500mA あるので、On にする場合 TL494 の出力をそのまま使用できます。
一方 Off にする場合は単にオープンとなることから、高速で Off にでききない欠点があります。この理由はこの IC がデザインされた時代は Power BJT を駆動すればよかったため、トランジスタの ベース電流を制御することで行えたからです。現在スイッチング素子が Power BJT から Power MOS FET に変わり On だけでは不足するのですが、一度作った TL494 の IC は以後簡単に変更できないからです。
そこで、TL494 の出力に Off 時に高速で電荷を引き抜く回路を追加することとなります。これについて次の項で説明します。
・Power MOS FET を高速でドライブする方その2(この内容は. Power MOS FET の使用法に追記します)
次の3種類をシミュレーションで確認しました。
ケース1は、PNPトランジスタで Power MOS FET のゲートを抑え込む回路です。
ケース2は、NPNトランジスタで入力を反転しMOS FET をOnにして、Power MOS FET のゲートを抑え込む回路です。
ケース3は、PNPトランジスタのベースにインダクタを挿入し入力電圧が 0V なった瞬間 0V 以下まで引き込み、同時にPNPトランジスタのコレクタからの電流をマイナス側に引き込み、Power MOS FET のゲート電圧をマイナス側まで抑え込むものです。
下記はその回路を示します。
これ、一度検討してみたかったのです。実際Power MOS FET のドレインが急激に上昇する場合、ゲートがオープンだと誤点弧します。そのため、ゲート電圧の抑制方法はどれが優れているかを検討してみたかったのです。
以前製作したコンバータの基板はこの検討をしていないが、別の方法でゲート電圧の抑制をしてるのですが、今回の回路においては、これまでのコンバータやインバータで確実に使用できるものではなく、出力回路が P-P である場合に限って有効確実に動作するものでした。つきまして MNeLコンバータにおいては、確実に動作することはわかっていても万能でなかったため、この確認をしたかったのです。
・結果を示します。
ケース1のシミュレーション結果です。
Power MOS FET は誤点弧していませんでした。ただし、ゲート電圧は Off の瞬間 PNPトランジスタのニー電圧まで上昇している部分があるため、使用する Power MOS FET によっては、更に高速で Off する場合に誤点弧する可能性があるかもしれません。
この様子からは 100kHz程は問題はなさそうです。
ケース2のシミュレーション結果です。
これは、Power MOS FET のゲートを MOS FET で抑え込む回路で、入力を反転するため NPNトランジスタを入れる必要があります。
反転した信号で MOS FET を On にして、Power MOS FET のゲートを抑え込んでいます。
MOS FET が On 時の抵抗は 1Ω となり、Power MOS FET の Off の瞬間、完全に押さえ込まれていることがわかります。これだと 1MHz 程度までスイッチングできるかもしれません。
・ケース3のシミュレーション結果です。
この回路は、ケース1のPNPトランジスタのベースにインダクタを入れ、入力電圧が 0V になった瞬間 0V 以下まで電圧を引き込んでくれます。このインダクタに流れる電流は PNP トランシスタのベースから電流を引き込むため、Power MOS FET の電圧は 0V より低くなります。
実は Power MOS FET を完全に Off にするため、実はゲート電圧をマイナスまで引き込むことは大型の装置では行われていて、通常はマイナス回路を持たせるなど回路は大がかりです。
実際 Power MOS FET Off の瞬間にゲート電圧をマイナスに引き込むだけなら、マイクロインダクタを用いて簡単にできます。今回のシミュレーションではこの回路がどれだけ有効かを見たかったのですが、結果は有効に機能することを確認できましたので、次の MNeLコンバータは、これを使いたいと考えていました。
早速基板上に展開できるかの検討に入ります。インダクタは、多少買っているので適当に使ってみます。
製作結果は、しばらくお待ちください。
・なぜ高速でスイッチングするか、損失ではないもうひとつの理由
インバータを作る場合、商用周波数でスイッチングしているわけではなく、Sin波にするため、原発振は更に高い周波数でスイッチングしています。
例えば、60Hz のインバータの場合、元発振は 10kHz などの PWM 制御された信号でスイッチングすることとなります。
これの信号を下記に示します。
この理由から、高い周波数かつ PWM に対応した信号を装置が作り出すのですが、商用周波数の変圧器を通過すると欲しい周波数である 60Hz になって出てきます。なぜならば、変圧器自体が高い周波数を伝送できず、固有の周波数 60Hz に共振した周波数が出力されることとなるわけです。
もし変圧器の鉄芯にフェライトを使うと 10kHz がそのまま出てくるので、終段に H ブリッジにするなどの別の回路で商用周波数にすることとなります。Hブリッジには上段と下段の Power MOS FET を通過するため損失は大きく、発熱を放出することとなります。
これが商用周波数の変圧器でももちろん変圧器自体の損失もありますが、大きな変圧器で発熱するため放熱は楽です。損失計算は銅損と鉄損なので、簡単に求まります。
少し、フェライトで作った場合に自動的に商用周波数を得られる方法でもかんがえてみるかぁ。
・4 発熱量と簡単な目安なる熱計算法
これまで、Power MOS FET に電流を流すこととスイッチング損失による発熱があり、ドライバーの回路や論理により大きく差がでることを説明しました。実際の発熱をどのように処理すればいいかを簡単に説明します。
抵抗負荷
1ns : 31.314mW
C-MOS 4000+ブースタードライブ : 35.997mW
OP-AMP+ブースタードライブ : 208.49mW
OP-AMPドライブ : 332.35mW
NPN BJT 1個ドライブ : 521.76mW
C-MOS 4000ドライブ : 524.2mW
抵抗負荷の場合、スイッチング速度ば高速なほど損失はその分減ることとなります。つきまして、できる限り高速で On-Off することが装置全体の損失が減ることとなります。
インダクタンス負荷
C-MOS 4000ドライブ : 7.4978W
C-MOS 4000+ブースタードライブ : 7.5161W
OP-AMPドライブ : 7.5855W
1ns : 7.6074W
OP-AMP+ブースタードライブ : 7.6118W
NPN BJT 1個ドライブ : 8.0837W
インダクタンス負荷の場合、不思議なことに 1n スイッチングの損失が一番小さくなっていません。これは On 時の損失は 0W ですが Off 時の損失が大きく、インダクタに発生する電圧は遮断速度が短いほど高圧となるため短時間に遮断することで Power MOS FET の損失か大きくなるからです。
結果、負荷となる特性に合わせて On Off の時間を制御することが求められていることがわかるかと思います。
次にこの損失で Power MOS FET の温度上昇 ⊿t (℃) について簡単に説明します。
温度上昇値を求めるのは簡単で、カタログに次の二つの値があります。
東芝デバイス & ストレージ社の TK100N06N1 にある、
チャネル・ケース間熱抵抗 0.49 (℃/W)
チャネル・外気間熱抵抗 83.3 (℃/W)
・まず下の外気間熱抵抗について説明します。
この値は Power MOS FET に放熱器を取り付けず、素のまま使用したときの温度上昇値を示しています。
式の使い方は非常に簡単で、Power MOS FET で発生している損失をそのまま掛け算するだけです。
たとえば、次の値に温度を付加すると、次のようになります。
1ns : 31.314mW → 2.6℃
C-MOS 4000+ブースタードライブ : 35.997mW → 2.99℃
OP-AMP+ブースタードライブ : 208.49mW → 17.36℃
OP-AMPドライブ : 332.35mW → 27.68℃
NPN BJT 1個ドライブ : 521.76mW → 43.46℃
C-MOS 4000ドライブ : 524.2mW → 43.66℃
結果として抵抗負荷の場合、放熱器がなくても問題なさそうであることがわかります。
なさそうというのは、この温度は上昇値のため環境温度が60℃である場合、この60℃に加算した値まで上昇することを示しているため、
60 + 43.66 = 103.66℃
となるので、この温度であれば放熱器を追加した方が良いでしょう。
この計算値は、やはり経験で放熱器を追加するかを検討することとなり、これらトライ＆エラーの中で安全な装置に仕上げることとなるのです。
もし私なら、40℃を超える温度なら放熱器の検討をすると思います。
・上の「チャネル・ケース間熱抵抗 0.49 (℃/W)」について説明します。
これは、理想放熱器に Power MOS FET を取り付けた場合における、Power MOS FET のケースの温度上昇を示しています。理想放熱器は Power MOS FET を奪いますが、すべての熱を奪うわけではなく仮に100%の温度を奪ったとしても、Power MOS FET ケースは放熱器にすべての熱を渡せるわけではなく熱が移動する抵抗が存在します。この熱抵抗が 0.49℃/W です。
つきまして仮に損失 100W の場合、ケース温度は次の式となります。
100 × 0.49 = 49℃
が温度上昇値として求まります。
実際には、放熱器に直接取り付けるわけではなく、放熱シートなどで電気的絶縁を施すため、これより熱抵抗が大きくなります。
これについては、各自やり方が異なるため書きませんが、上式で求めた 49℃ より実際は高い温度になることを意味します。
もちろん、強制水冷などにすることで、理想放熱器より優れた存在もありますので、これらを使うことで、理想放熱器より温度を下げることは可能です。
放熱器を取り付けた場合の温度上昇を簡単求めると、
C-MOS 4000ドライブ : 7.4978W → 3.6739℃
C-MOS 4000+ブースタードライブ : 7.5161W → 3.682℃
OP-AMPドライブ : 7.5855W → 3.716℃
1ns : 7.6074W → 3.727℃
OP-AMP+ブースタードライブ : 7.6118W → 3.73℃
NPN BJT 1個ドライブ : 8.0837W → 3.96℃
となります。
ですが実際は理想放熱器より温度が高くなりますので、この温度上昇を追加しなければなりません。放熱器は 5℃/W 程度の形状であれば不足はなさそうです、この形状は決して大きなものではありません。つきまして、Power MOS FET の温度計算はこれで終了します。
ちなみに SCT3017AL は必ず放熱器に取り付けて使用するため1の値しか記述がありませんが、実際の値は 0.27 です。よって TK100N06N1 より2倍熱抵抗値が小さくなりますが、これは形状か大きいため熱をより多く外部に放出できることを意味します。