DDR6 SDRAM(ダブルデータレート シックス シンクロナス ダイナミック ランダムアクセス メモリ)は、JEDEC Solid State Technology Associationによって2027年に正式仕様が策定されたコンピュータ用メモリの規格である。DDR5 SDRAMの後継規格として位置づけられ、データ転送速度の向上と消費電力の低減を主な目的として開発された。
開発の経緯
DDR6の開発は2023年頃から本格化した。この時期、データセンターにおける人工知能の学習処理や大規模言語モデルの実行において、メモリ帯域幅の不足が深刻な課題として認識されるようになっていた。DDR5が提供する最大6400MT/s程度の転送速度では、次世代のプロセッサが持つ演算能力を十分に活かしきれないという問題が、Samsung Electronics、SK hynix、Micron Technologyといった主要メモリメーカーから指摘されていた。
2024年2月、JEDECは正式にDDR6の仕様策定作業部会を設置した。作業部会の議長にはMicron TechnologyのシニアフェローであったDavid Robertsが就任し、メモリメーカー各社のエンジニアに加えて、Intel、AMD、ARMといったプロセッサメーカーの技術者も参加した。策定作業では、転送速度の向上だけでなく、電力効率の改善やエラー訂正機能の強化も重視された。
開発過程では、信号品質の維持が大きな技術的課題となった。より高い周波数でデータを転送する際、信号の劣化やノイズの影響が増大するためである。この問題に対し、Samsung Electronicsの研究チームが提案した新しい等化技術と、SK hynixが開発した低ノイズ電源回路の設計が採用されることで、実用的な解決策が見出された。
技術的特徴
DDR6の最も顕著な特徴は、データ転送速度の向上である。初期の仕様では8400MT/sからスタートし、将来的には17600MT/sまでの対応が計画されている。これはDDR5の初期仕様である4800MT/sと比較して約1.75倍の速度となる。
動作電圧については、DDR5の1.1Vから1.05Vへと引き下げられた。この変更により、同じ転送速度で動作させた場合の消費電力が約12パーセント削減される。データセンターのような大規模なシステムでは、この削減が運用コストの大幅な低減につながると期待されている。
メモリチップの内部構造では、バンクグループの数が増加した。DDR5では8バンクグループ、各グループに4バンクの構成であったが、DDR6では16バンクグループ、各グループに4バンクの構成となり、並列処理性能が向上している。これにより、複数のデータアクセス要求を同時に処理する能力が高まった。
エラー訂正機能も強化されている。DDR5で導入されたオンダイECC(エラー訂正コード)に加えて、DDR6ではより高度な訂正アルゴリズムが実装された。これにより、宇宙線などによるソフトエラーの検出率と訂正率が向上し、システムの信頼性が高められている。
信号伝送方式については、PAM4(4値パルス振幅変調)の採用が検討されたが、最終的には従来のNRZ(非ゼロ復帰)方式が維持された。これは、PAM4がもたらす複雑さとコスト増加が、得られる利点に見合わないと判断されたためである。代わりに、信号品質を改善するための新しいプリエンファシスとディエンファシスの技術が導入された。
市場への投入
DDR6メモリの量産は2028年第2四半期に開始された。最初に製品化したのはSamsung Electronicsで、同年5月にデータセンター向けの32GBモジュールを発表した。続いて7月にはSK hynix、9月にはMicron Technologyがそれぞれ製品を投入した。
初期の製品は主にサーバーやワークステーション向けとされ、一般消費者向けのデスクトップPCやノートPCへの普及は2029年以降となった。これは、DDR6に対応したメモリコントローラを搭載したプロセッサの市場投入時期に依存していたためである。Intelは2029年初頭に発売したXeon 9000シリーズで初めてDDR6をサポートし、AMDも同年後半のEPYC 10000シリーズで対応を果たした。
価格面では、登場当初はDDR5と比較して約40パーセント高価であったが、量産効果により2030年にはその差が20パーセント程度まで縮小した。この価格低下により、一般ユーザー向けの製品への採用が加速した。
課題と今後の展望
DDR6の普及における課題として、既存システムとの互換性の問題がある。DDR6はDDR5と物理的な接続規格が異なるため、マザーボードやシステム全体の更新が必要となる。このため、企業や個人ユーザーにとって導入のハードルは低くない。
また、DDR6の性能を完全に引き出すためには、メモリコントローラやチップセットの設計も最適化される必要がある。プロセッサメーカー各社は新しいアーキテクチャの開発を進めているが、その開発期間とコストが普及の速度に影響を与えている。
次世代規格であるDDR7についても、すでに初期的な検討が始まっている。2030年1月にJEDECが開催した技術会議では、DDR7の目標仕様について議論が行われ、25600MT/s以上の転送速度を目指す方向性が示された。しかし、具体的な仕様の策定作業が開始されるのは2031年以降になると見られている。
メモリ技術の進化は、コンピューティング性能の向上において重要な役割を担っている。DDR6は、その発展の過程における一つの段階として、今後数年間にわたって広く使用されていくと考えられる。