韓国-ロームエンドハス, 新しいWafer設計発表…スラリー 30% ↓

半導体材料平坦化(CMP) 技術専門企業ロームエンドハスCMPコリアはスラリー消耗量を 30% 以上減らして, タングステン CMP 消耗品の費用を減らしてくれるWafer設計を開発したと 27日発表した.

新しいグルーブは半導体を作るのに使われる 200�(8インチ) 及び 300�(12インチ) Waferのタングステン研磨公正をターゲットにする. Wafer先端部分スラリー伝達を改善して消費量を減らすようにした.

ロームエンドハスのマリオステングヘルリ首席副社長は "タングステンスラリーは非常に高価であり、集積回路(IC) 製造業社はこの材料を減らすことができる方案を模索している"と "今度の設計は顧客が費用を節減するようにするのに大きく寄与すること"と言った.